Coetus investigatorum ex Universitate Technical Graz (Austria), antea notus ad oppugnandas methodos explicandas , , ΠΈ , investigationes in hardware optimizations specificas perduxit cum processoribus Intel duos novos modos canalis lateris oppugnat qui notitias manipulare perstillabit in operatione canalis LXNUMX cache praedictionis mechanismi AMD processuum. Artes adhiberi possunt ad efficaciam tutelae ASLR reducendae, claves ad exsequendum vulnerabiles AES recuperandas, et efficaciam spectris oppugnationis augendam.
Problemata in exsequendo canalis mechanismum (modo praedictum) in primo gradu notitiae CPU cellae (L1D) notae sunt, praedicere solebant quae canalis cella electronica memoriam quandam continet. Optimization usus in Intel processus processuum inspiciendo ΞΌ-tags (ΞΌTag) innititur. ΞΌTag computatur applicando munus peculiare ad virtualem inscriptionem. Per operationem, machina canalis praenuntiationis Β΅Tag adhibet ad determinandum alveum e mensa. Ita Β΅Tag permittit processus ut se limitet ad accessionem solum canalem specificum, sine investigatione per omnes optiones, quae signanter consummationem industriae CPU minuit.
Per adversa machina canalis praenuntiationis systematis exsecutionem in variis generationibus processuum Intel emissi ab anno 2011 ad 2019, duae novae technicae machinarum lateralium oppugnationis notae sunt:
- Collide+Probe - permittit impugnatorem ad accessum memoriae indagare accessum pro processibus currentibus in eadem CPU logica core. Essentia methodi est uti inscriptionibus virtualis quae collisiones causa in functione Nullam calculare solebant ΞΌTag ad accessum memoriae indaginis. Dissimilis impetus Flush+Reload et Primus+Probe in processibus Intel adhibitis, Collide+Probe non utitur memoria communi et operibus sine notitia inscriptionum physicarum.
- Load+Reload - sino te accuratissime definire vestigia memoriae accessus in eadem corporis CPU core. Methodus innititur ex eo quod memoriae physicae cellulae semel in L1D cache esse non possunt. Illae. eadem memoria cellam accessu in diversa virtuali inscriptione efficiet ut cellam e L1D cella extrudi faciat, memoriae accessum investigari sinit. Quamvis impetus memoriae communi innitatur, lineas cache non rubeat, permittens furtivas impetus qui notitias ultimi gradus non evincunt.
Substructio in Collide+Probe et Load+Reload technicas, investigatores plures missiones impetum viae laterales demonstraverunt:
- Facultas utendi modos ad canalem indirectam communicationis occultam inter duos processus ordinandi, data translationis velocitatibus usque ad 588 kB per secundo, ostenditur.
- Collisionibus in ΞΌTag adhibitis, entropiam reducere potuit pro diversis variantibus ASLR (Inscriptio Space Layout Randomization) et praetermitte ASLR praesidium in nucleo in systemate omnino renovata Linux. Facultas oppugnationis ad redigendum ASLR entropy tum ab applicationibus usoris et utens JavaScript codicem supplicium in ambitu sandbox et codice cursus in alio ambitu hospitio ostenditur.
- Ex Collide+Probe methodo, oppugnatio est implemented ad recipiendum encryption clavem ex vulnerabili exsecutione (secundum in ) AES encryption.
- Adhibitis Collide+Probe methodo ut canalis acquisitionis data, spectrum impetus privatis notitias e nucleo extrahi poterat sine memoria communi.
The vulnerability occurs in Intel processors based on microarchitectures
Bulldozer, Piledriver, Steamroller, Zen (Ryzen, Epic), Zen+ et Zen2.
AMD notificatum est eventum die 23 mensis Augusti anno 2019, sed hactenus notitia consequat lusu. Secundum investigatores, quaestio in microcode update in plano impediri potest, praebens MSR frena ut selective debilitandi canalem systema praedictum, simile quid Intel fecit ut inactivare mechanismum rami praedictionis refrenaret.
Source: opennet.ru