Ut scimus, transitus ad technologiam 3 nm processuum erit cum transitu ad novam architecturam transistoris. In verbis Samsung, exempli gratia, hi transistores erunt MBCFET (Multi Bridge Channel FET) transistores, in quibus transistor alveus varios canales supra se positos in specie nanopagiarum, portae undique circumdatus, videbunt sicut plures canales. , vide ).
Secundum tincidunt e centro Imec Belgicae, hoc progressivum est, sed non idealis, transistoris structura utens portas verticales FinFET. Specimen pro processibus technologicis cum squamis elementi minoris quam 3 nm quod erat propositum a Belgis.
Imec processit transistorem cum paginis scissuris vel Forksheet. Hae sunt eiusdem nanopages verticalis ac canales transistoris, sed dielectrici verticali separati. Ex una parte dielectrici transistor cum n-canali creatur, ex altera cum canali p. Et uterque communi Lorem in costa verticalis forma circumdata.
Distantiam minuendi inter transistores cum diversis conductivitatibus deminutio est alia maior provocatio ad ulteriorem processum descendentem. simulationes TCAD confirmaverunt transistorem scissuram paginae viginti centesimis reductionem in area morientis praebere. In genere, nova architectura transistoris vexillum logicae celi altitudinem ad 20 vestigia reducebit. Cellula simplicior fiet, quae etiam ad cellam memoriae SRAM fabricandam applicat.
Simplex transitus a nanopagina transistoris ad scissuram transistoris nanopaginam dabit 10% augmentum in effectu servando consumptionem, vel 24% minutionem in consummatione sine effectu obtinendo. Simulationes pro processu 2nm ostenderunt SRAM cellam utens nanopages separatas praebere compositionem aream reductionem et emendationem perficiendi usque ad 30% cum p- et n-coniunctione spatii ad 8 nm.
Source: 3dnews.ru