Societas SiFiva, a conditoribus RISC-V institutionis architecturae condita et uno tempore primum prototypum processoris RISC-V fundati praeparans, novum RISC-V CPU nucleum in linea euismod SiFive induxit, quae est 50 % velocior quam prior nucleus top-end P550 et praestantior est in observantia ARM Cortex-A78, processus potentissimus in architectura ARM fundatur. SoCs in novo nucleo innituntur principaliter ad systemata et opera operativa, sed etiam possibile est versiones nudatas facere pro mobilibus et infixa machinationibus.
Dictum est quod, cum P550 comparatus, nucleum novum processus SiFive 16 MB de L3 cella pro 4 MB continere, usque ad 16 nucleos in uno chip loco distendere posse pro 4, operatur in frequentia usque ad 3.5 GHz loco 2.4 GHz, memoriam DDR5 et PCI-Express 5.0 bus subsidiis. Architectura generalis novi nuclei prope P550 est et in natura modularis est, permittens additamenta specialia acceleratoribus vel GPUs ad SoC addenda. Singula ut in Decembri edenda sunt, et notitia FPGA-parata RTL evulgabitur anno proximo.
RISC-V systema instruendi machinam apertam ac flexibilem praebet, quae te permittit ut SoCs et microprocessores pro arbitrariis applicationibus penitus aperias, non exigentibus regalitatibus vel condicionibus in usu imponendis. In statu, ex RISC-V specificatione, 2.0 variantes nucleorum microprocessorum, 111 rostra, 31 SoCs et 12 tabulae paratae per diversas societates et communitates sub variis liberis licentiis augentur (BSD, MIT, Apache 12).
Source: opennet.ru