notitia de novo genere impetuum (Iniectio Valoris Oneris, ) de mechanismo exsecutionis speculativae in CPU Intel, qui adhiberi potest ad claves et data secreta ex enclavibus Intel SGX aliisque processibus divulganda.
Nova classis impetuum innititur manipulationibus cum eisdem structuris microarchitecturalibus ac in impetubus. (Exemplatio Datorum Microarchitecturalium) Attamen hi novi impetus non prohibentur methodis iam exstantibus tutelae contra Meltdown, Spectre, MDS, et alios similes impetus. Protectio efficax contra LVI modificationes ferramentorum CPU requirit. Implementatio tutelae programmatis fundatae, compilatore addente instructionem LFENCE post singulas onerationes e memoria et instructionem RET cum POP, LFENCE, et JMP substituente, onus nimium infert — investigatores aestimant tutelam programmatis fundatam plenam efficaciam factore 2-19 minuere.
Pars difficultatis obstruendi problema compensatur eo quod impetus hic magis theoreticus quam practicus est (impetus theoretice possibilis est, sed difficillimus ad exsequendum et solum in probationibus syntheticis reproducibilis).
Intel Problema periculi gradum moderatum habet (5.6 ex 10) et Renovatio firmware et SDK pro ambitu SGX impetum per modum indirectum impedire conata sunt. Modi impetus propositi in praesenti tantum ad processores Intel pertinent, sed possibilitas LVI ad alios processores impetus generis Meltdown obnoxios adaptandi non excluditur.
Problema mense Aprili anni prioris a perito Io Van Bulck ex Universitate Lovaniensi detectum est, post quod, cum participatione novem peritorum ex aliis universitatibus, quinque modi impetus fundamentales elaborati sunt, quorum unumquodque permittit existentiam magis specificarum... Independenter, mense Februario huius anni, investigatores ex Bitdefender etiam... Varietas impetus LVI Intel nuntiata est. Variationes impetus differunt in usu diversarum structurarum microarchitecturalium, ut puta Store Buffer (SB), Line Fill Buffer (LFB), FPU context switch buffer, et Level 1 cache (L1D), antea adhibitae in impetubus ut... , , , , и .
Praecipuum LVI contra impetus MDS est quod MDS definitionem contentorum structurarum microarchitecturae in memoria celata remanentium post tractationem speculativam errorum vel operationes onerationis et repositionis manipulat, dum...
Impetus LVI permittunt aggressori ut notitias in structuras microarchitecturales inserat, quo subsequentem executionem speculativam codicis victimae afficiat. His manipulationibus utens, aggressor contenta structurarum notitiarum privatarum in aliis processibus extrahere potest, dum codicem specificum in nucleo CPU destinato exsequitur.
Ad in codice processus victimae Series codicis speciales (instrumenta) quae valorem ab aggressore moderatum onerant, exceptiones (errorem, abortionem, vel auxilium) efficiunt quae exitum abiciunt et instructionem iterum exsequuntur. Cum exceptionem tractat, fenestra speculativa creatur per quam data in instrumento tractata divulgantur. Speciatim, processor partem codicis (instrumentum) speculative exsequi incipit, deinde determinat praedictionem falsam fuisse et operationes ad statum originalem reducit. Attamen data per executionem speculativam tractata in memoria celata L1D et in bufferibus microarchitecturalibus manent et ad recuperationem praesto sunt methodis notis ad data residua per canales laterales determinanda.
Exceptio "auxilii", dissimilis "errori," interne a processore tractatur sine invocatione tractatorum programmatum. Exceptio auxilii oriri potest, exempli gratia, cum bit A (Accessus) vel D (Sordidus) in tabula paginarum memoriae renovari debet. Difficultas principalis in oppugnandis aliis processibus est quomodo exceptionem auxilii incitare per manipulationem processus victimae. Nunc, nullae sunt methodi certae ad hoc faciendum, sed in futuro inveniri possunt. Facultas impetus tantum confirmata est pro enclavibus Intel SGX; alia scenaria sunt theoretica vel reproducibilia in condicionibus syntheticis (additamentum certorum instrumentorum ad codicem requirentium).
Vectores impetus possibiles:
- Effusio notitiarum e structuris nuclei in processus usoris. Praesidium nuclei Linux contra impetus classis Spectre, necnon mechanismus SMAP (Supervisor Mode Access Prevention), probabilitatem impetus LVI significanter minuunt. Ulterior praesidium nuclei necessarium esse potest si simpliciores modi impetus LVI in futuro inveniantur.
- Effusio datorum inter diversos processus. Impetus requirit praesentiam fragmentorum codicis specificorum in applicatione et identificationem methodi exceptionem iacientis in processu destinato.
- Effusio notitiarum ex ambitu hospitis ad systema hospitis. Impetus nimis complexus habetur, varios gradus difficiles ad exsequendum requirens et actionem systematis praedicens.
- Effusio notitiarum inter processus in diversis systematibus hospitibus. Hic impetus similis est effusioni notitiarum inter diversos processus, sed insuper manipulationes complexas requirit ad isolationem inter systemata hospitibus evitandam.
Investigatores ediderunt cum demonstratione principiorum impetus, sed nondum apta sunt ad impetus veros exsequendos. Primum exemplum permittit redirectionem executionis speculativae codicis in processu victimae, simile programmationi reditu-orientatae ((Programmatio Reditu-Orientata). In hoc exemplo, victima est processus specialiter fabricatus qui machinas necessarias continet (impetum ad processus veros tertiae partis applicare difficile est). Secundum exemplum permittit ut quis computationes encryptionis AES intra enclave Intel SGX intercipiat et effusionem datorum efficiat durante exsecutione speculativa instructionum ad valorem clavis encryptionis recuperandum.
Source: opennet.ru
