Ut novimus, mense Martio huius anni, gubernator TSMC productionem 5nm productorum incepit. Hoc factum est ad novam Fab 18 plantam in Taiwan; pro solutione 5nm solutionum. Massa productio utens 5nm N5 processum in secunda parte 2020 expectat. Fine eiusdem anni, productio xxxiii secundum technologiam productivam 5nm processuum vel N5P (perficiendi) deducetur. Prompta prototypi xxxiii permittit TSMC aestimare capacitates semiconductores futuri effecti secundum novam technologiam processum, de quo societas in mense Decembri singillatim loquetur. Sed iam potes invenire aliquid ab abstractis subjuncta TSMC ad praesentationem IEDM MMXIX.
Priusquam singula diluamus, meminerimus quae ex praecedentibus sententiis TSMC scimus. Comparatus ad 7nm processum, asseruit rete perficiendi 5nm xxxiii augere per 15% vel consummatio per 30% minuetur si eadem perficiendi manet. Processus N5P aliam 7% productivitatem vel 15% peculi in consummatione addet. Densitas elementorum logicae augebit 1,8 temporibus. Scala cellae SRAM per factorem 0,75 mutabitur.
In producendo 5nm astulas, scala usus EUV scanneri ad gradum productionis maturae perveniet. Structura canalis transistoris mutabitur, fortasse adhibito germanium simul cum vel loco Pii. Hoc erit mobilitatem electronicorum in canali auctam et in fluminum incremento. Processus technologiae plures gradus moderandi voltagenum praebet, quorum summa 25% incrementum praestabit ad idem in 7 um processuum technologiarum. Potestatem transistoris supplere pro I/O interfaces ab 1,5 V ad 1,2 V vagabitur.
In productione per foramina ad metallizationem et ad contactum, materiae resistentia etiam inferiora adhibebuntur. Facultates ultra-summae densitatis fabricabuntur utentes ambitum metallo-dielectric-metalem, qui fructibus per 4% augebit. In genere, TSMC mutabit ut novis insulis humili-K utendis. Novus processus "aridus", Metal Reactive Ion Etching (RIE), apparebit in circuitu processus lagani pii, quod ex parte restituet processum Damascum traditum utendi aeris (pro metallorum contactibus 30 um minor). Tum primum iacuit graphene ad impedimentum faciendum inter conductores aeris et semiconductorem (ne electromigrationem).
Ex documentis renuntiationis Decembri IEDM, colligere possumus plures parametri 5nm astularum meliores fore. Ita elementorum logicae densitas altior erit et 1,84 tempora perveniat. Etiam cellula SRAM minor erit, cum area 0,021 Β΅m2. Omnia ordinantur cum operae siliconis experimentalis - 15% incrementi consecutus est, ac possibilis 30% minui in phthisi in casu frequentiorum torpore altorum.
Novus processus technologiae potest eligere e septem valoribus moderandis voltagenis, qui varietatem ad progressionem processus et fructus addet, et usus EUV scannerorum productionem simpliciorem reddet et eam viliorem reddet. Secundum TSMC, commutatio ad EUV lustratores praebet 0,73x emendationem solutionis linearis cum processu 7nm comparato. Exempli gratia, ut in primis stratis metallizationis gravissimas efficiat, pro quinque personis conventionalibus, una tantum persona EUV requiretur et, proinde, una tantum pro quinque cycli productionis. Obiter attende quomodo elementa nitida in chip eveniat cum proiectione EUV utens. Pulchritudo, et id omne.
Source: 3dnews.ru