D'JEDEC Association huet nach net offiziell d'Spezifikatioun fir déi nächst Generatioun vun DDR5 RAM (dynamesch zoufälleg Zougang Memory, DRAM) publizéiert. Awer de Mangel vun engem formelle Dokument verhënnert net datt DRAM Hiersteller an Entwéckler vu verschiddene Systemer op engem Chip (System-on-Chip, SoC) fir seng Start virbereeden. Déi lescht Woch huet Cadence, en Entwéckler vun Hardware a Software fir Chips ze kreéieren, seng Informatioun iwwer d'Entrée vun DDR5 op de Maart a seng Weiderentwécklung gedeelt.
DDR5 Plattformen: méi wéi 12 an der Entwécklung
D'Popularitéit vun all Typ vun Erënnerung gëtt vun der Popularitéit vun de Plattformen bestëmmt, déi et ënnerstëtzen, an DDR5 ass keng Ausnahm. Am Fall vun DDR5 wësse mir sécher datt et vun AMD EPYC Prozessoren vun der Genoa Generatioun ënnerstëtzt gëtt, souwéi Intel Xeon Scalable Prozessoren vun der Sapphire Rapids Generatioun wann se am spéiden 2021 oder fréi 2022 verëffentlecht ginn. Cadence, déi scho den DDR5 Controller an den DDR5 kierperlechen Interface (PHY) fir Chipdesigner fir Lizenz ubitt, seet datt et méi wéi eng Dosen SoCs an der Entwécklung huet fir d'nächst Generatioun Erënnerung z'ënnerstëtzen. E puer vun dëse Systemer-on-Chip erschéngen méi fréi, e puer méi spéit, awer op dëser Etapp ass et kloer datt d'Interesse fir déi nei Technologie ganz grouss ass.
Cadence ass zouversiichtlech datt d'Firma DDR5 Controller an DDR5 PHY voll konform sinn mat der kommender JEDEC Spezifizéierung Versioun 1.0, sou datt SoCs déi Cadence Technologien benotzen kompatibel sinn mat DDR5 Memory Moduler déi spéider erscheinen.
"Enk Engagement an JEDEC Aarbechtsgruppen ass e Virdeel. Mir kréien eng Iddi wéi de Standard sech wäert entwéckelen. Mir sinn e Controller a PHY Fournisseur a kënnen all potenziell Ännerungen op der Strooss op eventuell Standardiséierung viraussoen. An de fréie Deeg vun der Standardiséierung konnte mir Standardelementer ënner Entwécklung huelen a mat eise Partner schaffen fir e funktionnéierende Controller a PHY Prototyp ze kréien. Wéi mir op d'Publikatioun vum Standard bewegen, hu mir ëmmer méi Beweiser datt eisen Intellektuellen Eegentum (IP) Package Standard-kompatibel DDR5 Geräter ënnerstëtzen ", sot de Marc Greenberg, Direkter vum Marketing fir DRAM IP bei Cadence.
Antre: 16-Gbit DDR5-4800 Chips
Den Iwwergank op DDR5 stellt eng bedeitend Erausfuerderung fir Gedächtnishersteller, well déi nei Aart vun DRAM muss gläichzäiteg erhéicht Chipkapazitéit, méi héich Datenübertragungsraten, erhéicht effektiv Leeschtung (pro Auerfrequenz a pro Kanal) a gläichzäiteg reduzéierter Energieverbrauch ubidden. Zousätzlech gëtt DDR5 erwaart datt et méi einfach gëtt fir verschidde DRAM-Geräter an engem eenzege Package ze kombinéieren, wat bedeitend méi héich Erënnerungsmodulkapazitéiten erlaabt wéi dat wat d'Industrie haut benotzt.
Micron an SK Hynix hunn schonn de Start vun de Liwwerunge vu Prototyp Memory Moduler op Basis vun 16-Gbit DDR5 Chips un hir Partner ugekënnegt. Samsung, de weltgréissten DRAM Hiersteller, huet den Ufank vun de Versandprototypen net offiziell bestätegt, awer vu sengen Ukënnegungen op der ISSCC 2019 Konferenz wësse mir datt d'Firma mat 16-Gbit Chips an DDR5-Typ Moduler schafft (awer dat mécht heescht net datt 8-Gbit Chips Et gëtt keng DDR5). Op alle Fall schéngt et datt DDR5 Erënnerung vun allen dräi groussen DRAM Hiersteller verfügbar ass wann hir jeeweileg Plattformen um Maart ufänken.
Cadence ass zouversiichtlech datt déi éischt DDR5 Chips eng Kapazitéit vu 16 Gbit hunn an eng Datenübertragungsrate vu 4800 Mega Transfers pro Sekonn (MT / s). Dëst gouf indirekt bestätegt duerch d'Demonstratioun vum SK Hynix DDR5-4800 Modul op CES 2020, gekoppelt mat der Ukënnegung vum Start vun der Sampling (de Prozess fir Produktprototypen un Partner ze schécken). Vun DDR5-4800 wäert déi nei Generatioun Erënnerung an zwou Richtungen entwéckelen: Kapazitéit a Leeschtung.
Allgemeng Vecteure fir DDR5 Entwécklung, laut dem Cadence seng Erwaardungen:
- D'Kapazitéit vun engem eenzegen Chip fänkt u bei 16 Gbit un, erhéicht dann op 24 Gbit (erwaart Erënnerungsmodule vu 24 GB oder 48 GB), an dann op 32 Gbit.
Wat d'Performance ugeet, erwaart Cadence datt d'DDR5 Datenübertragungsgeschwindegkeet vun 4800 MT / s op 5200 MT / s an 12-18 Méint nom Start vun DDR4-4800 eropgeet, an dann op 5600 MT / s an aner 12-18 Méint, sou DDR5 Leeschtung Verbesserunge op Serveren wäert op eng zimlech regelméisseg Tempo geschéien.
Fir Client PC, vill hänkt op der Erënnerung controllers am microprocessors an Erënnerung Modul Ubidder, mee begeeschteren DIMMs wäert sécher besser Leeschtung wéi déi an Serveren benotzt.
Am Servermaart, mat 16Gb Chips, internen DDR5 Optimisatiounen, nei Serverarchitekturen, an d'Benotzung vun RDIMMs amplaz vun LRDIMMs, Single Socket Systemer mat 5GB DDR256 Moduler wäerte bedeitend Leeschtungserhéijungen a béid Duerchputsfäegkeeten gesinn, a wat d'Datenzougang latencies ugeet. (Verglach mat modernen LRDIMMs).
Cadence seet datt d'technologesch Verbesserunge vum DDR5 et erlaben d'aktuell Erënnerungsbandbreedung ëm 36% am Verglach zum DDR4 ze erhéijen, och bei 3200 MT / s Datenübertragungsraten. Wéi och ëmmer, wann DDR5 mat Designgeschwindegkeete vu ronn 4800 MT / s operéiert, wäert den aktuellen Duerchgang op jidde Fall 87% méi héich sinn wéi DDR4-3200. Ee vun de Schlëssel Feature vun DDR5 wäert awer och d'Fäegkeet sinn d'Dicht vun engem monolithesche Memory Chip iwwer 16 Gbit ze erhéijen.
DDR5 schonn dëst Joer?
Wéi uewen ernimmt, AMD Genoa an Intel Sapphire Rapids sollen net bis Enn 2021 erschéngen, a méi wahrscheinlech fréi 2022. Den Här Greenberg vu Cadence ass awer zouversiichtlech an den optimisteschen Szenario fir d'Entwécklung vun Eventer.
Memory Hiersteller si gäeren d'Massversuergung vun neien Zorte vun DRAM unzefänken ier Plattforme verfügbar ginn. Mëttlerweil schéngt d'Verschécken e Joer virum AMD Genoa an Intel Sapphire Rapids um Maart e bëssen ze fréi ze kommen. Awer d'Erscheinung vun DDR5 Testvarianten huet verschidde raisonnabel Erklärungen: AMD an Intel Prozessoren, déi DDR5 ënnerstëtzen, si méi no wéi d'Prozessorfirmen eis soen, oder et ginn aner SoCs mat DDR5 Support déi op de Maart kommen.
Op alle Fall, wann d'DDR5 Spezifizéierung an der leschter Entworfstadium ass, kënnen grouss DRAM Hiersteller d'Massproduktioun ufänken och ouni e publizéierten Standard. An der Theorie kënnen d'SoC Entwéckler och ufänken hir Designen an d'Produktioun op dëser Etapp ze schécken. Mëttlerweil ass et schwéier virzestellen datt DDR5 e wesentleche Maartundeel an 2020 - 2021 erfaasst. ouni Ënnerstëtzung vu grousse Prozessor Fournisseuren.
Source: 3dnews.ru