De Launch Vehicle Digital Computer (LVDC) huet eng Schlësselroll am Apollo Moundprogramm gespillt, an d'Rakéit Saturn 5. Wéi déi meescht Computere vun der Zäit huet en Daten a klenge magnetesche Käre gespäichert. An dësem Artikel schwätzt Cloud4Y iwwer de LVDC Memory Modul aus dem Deluxe Steve Jurvetson.
Dëst Erënnerung Modul gouf an der Mëtt vun 1960er verbessert. Et gouf gebaut mat Surface-Mount Komponenten, Hybridmoduler, a flexibel Verbindungen, sou datt et eng Uerdnung vun der Magnitude méi kleng a méi hell mécht wéi konventionell Computer Erënnerung vun der Zäit. Wéi och ëmmer, de Memory Modul erlaabt nëmmen 4096 Wierder vu 26 Bits ze späicheren.
Magnéitescht Kär Erënnerung Modul. Dëse Modul späichert 4K Wierder vu 26 Datenbits an 2 Paritéitbits. Mat véier Erënnerungsmoduler déi eng Gesamtkapazitéit vu 16 Wierder ginn, weegt et 384 kg a misst 2,3 cm × 14 cm × 14 cm.
D'Moundlandung huet de 25. Mee 1961 ugefaangen, wéi de President Kennedy ugekënnegt huet, datt Amerika virum Enn vum Joerzéngt e Mann op de Mound géif setzen. Dofir gouf eng Dräistufe Saturn 5 Rakéit benotzt, déi mächtegst Rakéit déi jeemools geschaf gouf. Saturn 5 gouf vun engem Computer kontrolléiert a kontrolléiert (hei iwwer hien) déi drëtt Stuf vun engem Startfahrzeug, ugefaange vum Start an d'Äerdbunn, an dann op de Wee op de Mound. (D'Apollo Raumschëff huet sech op dësem Punkt vun der Saturn V Rakéit getrennt, an d'LVDC Missioun war ofgeschloss.)
De LVDC ass am Basisrahmen installéiert. Kreesfërmeg Stecker sinn op der viischter Säit vum Computer ze gesinn. Benotzt 8 elektresch Stecker an zwee Stecker fir flësseg Ofkillung
De LVDC war just ee vun e puer Computeren u Bord vum Apollo. D'LVDC war un de Fluchsteuersystem verbonnen, e 45 kg analoge Computer. Den Onboard Apollo Guidance Computer (AGC) huet d'Raumschëff op d'Mounduewerfläch gefouert. De Kommandomodul enthält een AGC, während de Moundmodul en zweeten AGC zesumme mam Abort Navigatiounssystem enthält, e Ersatz-Noutcomputer.
Et waren e puer Computeren u Bord vum Apollo.
Unit Logic Devices (ULD)
LVDC gouf erstallt mat enger interessanter Hybridtechnologie genannt ULD, Eenheetslaaschtapparat. Obwuel si ausgesinn wéi integréiert Kreesleef, ULD Moduler enthalen verschidde Komponente. Si hunn einfach Siliziumchips benotzt, jidderee mat nëmmen engem Transistor oder zwee Dioden. Dës Arrays, zesumme mat gedréckte décke Film gedréckte Widderstänn, goufen op enger Keramik Wafer montéiert fir Circuiten wéi e Logikpaart ëmzesetzen. Dës Moduler waren eng Variant vun den SLT Moduler () entworf fir déi populär IBM S/360 Serie Computeren. IBM huet ugefaang SLT Moduler am Joer 1961 z'entwéckelen, ier integréiert Circuiten kommerziell liewensfäeg waren, a bis 1966 huet IBM iwwer 100 Millioune SLT Moduler d'Joer produzéiert.
D"ULD Moduler waren däitlech méi kleng wéi d"SLT Moduler, wéi op der Foto hei ënnendrënner, wat se méi gëeegent fir e kompakt Raumcomputer mécht. D"ULD Moduler hunn Keramik Pads benotzt amplaz vun de Metallstiften am SLT, an haten Metallkontakter uewen. Uewerfläch amplaz Pins. Clips op de Bord hunn den ULD Modul op der Plaz gehal a mat dëse Pins verbonnen.
Firwat benotzt IBM SLT Moduler amplaz integréiert Kreesleef? Den Haaptgrond war datt integréiert Circuiten nach an hirer Kandheet waren, nodeems se 1959 erfonnt goufen. 1963 haten SLT Moduler Käschten a Leeschtungsvirdeeler iwwer integréiert Kreesleef. Wéi och ëmmer, SLT Moduler goufen dacks als schlëmm ugesinn wéi integréiert Kreesleef. Ee vun de Virdeeler vun SLT Moduler iwwer integréiert Kreesleef war, datt d'Widderstänn an SLTs waren vill méi genee wéi déi an integréiert Kreesleef. Wärend der Fabrikatioun goufen d'déck Filmresistenz an de SLT-Module suergfälteg gestrahlt fir de resistive Film ze entfernen, bis se déi gewënschte Resistenz erreecht hunn. SLT Moduler waren och méi bëlleg wéi vergläichbar integréiert Kreesleef an den 1960er.
D'LVDC a verbonne Ausrüstung benotzt iwwer 50 verschidden Aarte vun ULDs.
SLT Moduler (lénks) si wesentlech méi grouss wéi ULD Moduler (riets). ULD Gréisst ass 7,6mm × 8mm
D'Foto hei drënner weist déi intern Komponente vum ULD Modul. Op der lénker Säit vun der Keramikplack sinn Dirigenten verbonne mat véier kleng Quadrat Siliziumkristalle. Et gesäit aus wéi e Circuit Board, awer behalen datt et vill méi kleng ass wéi e Fangerneel. Déi schwaarz Rechtecker op der rietser sinn décke Filmresistenz op der Ënnersäit vun der Plack gedréckt.
ULD, uewen an ënnen Vue. Silicon Kristalle a Widderstand sinn sichtbar. Iwwerdeems SLT Moduler Widderstänn op der ieweschter Uewerfläch haten, haten ULD Moduler Widderstänn um ënnen, wat d'Dicht souwéi d'Käschte erhéicht huet.
D'Foto hei drënner weist e Siliziumstierf aus dem ULD Modul, deen zwee Dioden implementéiert huet. D'Gréissten sinn ongewéinlech kleng, zum Verglach ginn et Zockerkristallen an der Géigend. De Kristall hat dräi extern Verbindungen duerch Kupferbäll, déi op dräi Kreeser solderéiert sinn. Déi ënnescht zwee Kreeser (d'Anode vun deenen zwee Dioden) goufen dotéiert (méi däischter Beräicher), während de Krees uewe riets d'Kathode war, déi mat der Basis verbonne war.
Foto vun engem Zwee-Diode Siliziumkristall nieft Zockerkristallen
Wéi magnetesch Kär Erënnerung Wierker
Magnéitescht Kärspeicher war d'Haaptform vun Datelagerung op Computeren aus den 1950er Joren bis et an den 1970er Joren duerch Solid-State Späichergeräter ersat gouf. D'Erënnerung gouf aus klenge Ferritringen genannt Kären erstallt. Ferritringen goufen an enger rechtecklecher Matrix plazéiert an zwee bis véier Drot sinn duerch all Ring gaang fir Informatioun ze liesen an ze schreiwen. D'Réng hunn erlaabt e bësse Informatioun ze späicheren. De Kär gouf mat engem Stroumimpuls duerch d'Drähten duerch de Ferritring magnetiséiert. D'Richtung vun der Magnetiséierung vun engem Kär kéint geännert ginn andeems en Impuls an déi entgéintgesate Richtung schéckt.
Fir de Wäert vum Kär ze liesen, huet e Stroumimpuls de Rank an den Zoustand gesat 0. Wann de Kär virdru am Staat 1 war, huet dat verännert Magnéitfeld eng Spannung an engem vun den Dréit erstallt, déi duerch d'Käre lafen. Awer wann de Kär schonn am Staat 0 wier, géif d'Magnéitfeld net änneren an de Sensdrot géif net an der Spannung eropgoen. Also de Wäert vum Bit am Kär gouf gelies andeems se et op Null zrécksetzen an d'Spannung um Liesdrot iwwerpréift. Eng wichteg Feature vun der Erënnerung op magnetesche Käre war datt de Prozess vum Liesen vun engem Ferritring säi Wäert zerstéiert huet, sou datt de Kär "nei geschriwwe gouf".
Et war onbequem fir e separaten Drot ze benotzen fir d'Magnetiséierung vun all Kär z'änneren, awer an den 1950er gouf e Ferrit-Erënnerung entwéckelt, deen um Prinzip vum Zoufall vun de Stroum geschafft huet. De Véier-Drot Circuit - X, Y, Sense, Inhibit - ass allgemeng ginn. D'Technologie huet eng speziell Eegeschafte vu Kären ausgenotzt, genannt Hysteresis: e klenge Stroum beaflosst net d'Ferrit-Erënnerung, awer e Stroum iwwer eng Schwell géif de Kär magnetiséieren. Wann energesch mat der Halschent vum erfuerderleche Stroum op enger X-Linn an enger Y-Linn, nëmmen de Kär, an deem béid Linne gekräizt sinn, genuch Stroum kritt fir ze remagnetiséieren, während déi aner Käre intakt bliwwen sinn.
Sou huet d'Erënnerung vum IBM 360 Model 50 ausgesinn.De LVDC an de Model 50 hunn déiselwecht Aart Kär benotzt, bekannt als 19-32 well hiren bannenzegen Duerchmiesser 19 mils (0.4826 mm) war an hiren baussenzegen Duerchmiesser 32 mils war. (0,8 mm). Dir kënnt an dëser Foto gesinn, datt et dräi Dréit ofgepëtzt duerch all Kär lafen, mee LVDC benotzt véier Dréit ofgepëtzt.
D'Foto hei drënner weist ee véiereckege LVDC Memory Array. 8 Dës Matrix huet 128 X-Drähten déi vertikal laafen an 64 Y-Drähten déi horizontal lafen, mat engem Kär op all Kräizung. Eng eenzeg liesen Drot leeft duerch all Kär parallel zu der Y-Drot. De Schreifdrot an den Inhibit Drot lafen duerch all Kär parallel zu den X Drot. D'Drähten kräizen an der Mëtt vun der Matrix; dëst reduzéiert den induzéierten Kaméidi well de Kaméidi vun enger Halschent de Kaméidi vun der anerer Halschent annuléiert.
Eng LVDC Ferrit Memory Matrix mat 8192 Bits. D'Verbindung mat anere Matrizen gëtt duerch Pins op der Äussewelt duerchgefouert
D'Matrix hei uewen hat 8192 Elementer, déi all e Bit späicheren. Fir e Gedächtniswuert ze späicheren, goufen e puer Grondmatrizen zesummegefaasst, eng fir all Bit am Wuert. D'Drähten X an Y hunn duerch all d'Haaptmatrixen geschlang. All Matrix hat eng separat Lieslinn an eng separat Schreifhinderlinn. LVDC Gedächtnis benotzt e Stack vu 14 Basismatrices (ënnert) fir eng 13-Bit "Sylbe" zesumme mat engem Paritéitsbit ze späicheren.
De LVDC Stack besteet aus 14 Haaptmatrixen
Schreiwen ze magnetesche Kär Erënnerung néideg zousätzlech Dréit ofgepëtzt, déi sougenannte inhibition Linnen. All Matrix hat eng Hemmungslinn duerch all d'Kären dran. Wärend dem Schreifprozess passéiert de Stroum duerch d'X- an Y-Linnen, remagnetiséiert déi gewielte Réng (eent pro Fliger) fir de Staat 1, hält all 1s am Wuert. Fir en 0 an der Bitpositioun ze schreiwen, gouf d'Linn mat der Halschent vum Stroum entgéintgesate vun der X-Linn energesch ginn.Als Resultat sinn d'Käre bei 0 bliwwen. Also huet d'Inhibitlinn de Kär net erlaabt op 1 ze klappen. Wuert kéint an d'Erënnerung geschriwwe ginn andeems déi entspriechend Inhibitlinnen aktivéiert ginn.
LVDC Erënnerung Modul
Wéi ass en LVDC Erënnerung Modul kierperlech gebaut? Am Zentrum vun der Erënnerung Modul ass e Stack vun 14 ferromagnetic Erënnerung Arrays virdru gewisen. Et ass ëmgi vu verschiddene Boards mat Circuit fir d'X- an Y-Drähten an d'Inhibitlinnen ze féieren, Bit Lieslinnen, Fehlererkennung, an déi néideg Auersignaler ze generéieren.
Am Allgemengen, sinn déi meescht vun der Erënnerung-Zesummenhang Circuit an der LVDC Computer Logik, net am Erënnerung Modul selwer. Besonnesch Computerlogik enthält Registere fir Adressen an Datewierder ze späicheren an tëscht Serien a Parallel ëmzewandelen. Et enthält och Circuit fir d'Liesen vun de Liesbësslinnen, Fehlerprüfung a Clocking.
Erënnerung Modul weist Schlëssel Komponente. MIB (Multilayer Interconnection Board) ass en 12-Schicht gedréckte Circuit Board
Y Erënnerung Chauffeur Verwaltungsrot
E Wuert am Kär Erënnerung gëtt ausgewielt andeems Dir déi jeweileg X- an Y-Linnen duerch d'Haaptplatstack passéiert. Loosst d'fänken vun der Y-Chauffer Circuit beschreiwen a wéi et e Signal duerch ee vun de 64 Y-Linnen generéiert. Amplaz 64 separat Chauffer Kreesleef, reduzéiert de Modul d'Zuel vun de Kreesleef mat 8 "héich" Chauffeuren an 8 "niddereg" Chauffeuren. Si sinn an enger "Matrix" Konfiguratioun wiring, sou datt all Kombinatioun vun héich an niddreg Chauffeuren verschidde Reien wielt. Also, 8 "héich" an 8 "niddereg" Chauffeuren wielt ee vun de 64 (8 × 8) Y-Linnen.
Y Chauffeur Verwaltungsrot (virun) fiert der Y wielt Linnen am Stack vun Conseils
Op der Foto hei drënner gesitt Dir e puer vun den ULD Moduler (wäiss) an d'Paar vun Transistoren (Gold) déi d'Y Select Linnen fueren. Den "EI" Modul ass d'Häerz vum Chauffer: et liwwert e konstante Spannungsimpuls (E) ) oder passéiert e konstante Stroumimpuls (I) duerch d'Selektiounslinn. D'Auswiellinn gëtt kontrolléiert andeems den EI Modul am Spannungsmodus op engem Enn vun der Linn aktivéiert gëtt an den EI Modul am aktuellen Modus um aneren Enn. D'Resultat ass e Puls mat der korrekter Spannung a Stroum, genuch fir de Kär ze remagnetiséieren. Et brauch vill Dynamik fir et ëmzedréien; de Spannungsimpuls ass op 17 Volt fixéiert, an de Stroum läit vun 180 mA bis 260 mA ofhängeg vun der Temperatur.
Macro Foto vun der Y Chauffer Verwaltungsrot weist sechs ULD Moduler a sechs Puer Transistoren. All ULD Modul ass mat enger IBM Deelnummer, Modultyp (zum Beispill "EI") markéiert, an engem Code deem seng Bedeitung onbekannt ass
D"Verwaltungsrot ass och mat Feeler Monitor (ED) Moduler equipéiert datt detektéieren wann méi wéi eng Y wielt Linn gläichzäiteg ageschalt ass. D"ED Modul benotzt eng einfach semi-analog Léisung: et Zomm d"Input voltages engem Reseau vun resistors benotzt. Wann déi resultéierend Spannung iwwer d'Schwell ass, gëtt de Schlëssel ausgeléist.
Ënnert dem Chaufferboard ass eng Diodenarray mat 256 Dioden a 64 Widderstänn. Dës Matrix konvertéiert déi 8 Top an 8 Bottom Pairen vu Signaler vum Chaufferplat an 64 Y-Linnverbindungen déi duerch den Haaptstapel vu Brieder lafen. Flexibel Kabelen uewen an ënnen vum Bord verbannen de Board mat der Diode-Array. Zwee Flexkabel op der lénker Säit (net sichtbar op der Foto) an zwee Busbars op der rietser (eng sichtbar) verbannen d'Diode Matrix mat der Array vu Kären. De Flex Kabel siichtbar op der lénker Säit verbënnt d'Y-Verwaltungsrot mam Rescht vum Computer iwwer d'I / O-Verwaltungsrot, während de klenge Flex-Kabel um ënnen riets mat der Auer Generator Verwaltungsrot verbënnt.
X Memory Driver Verwaltungsrot
De Layout fir d'X-Linnen ze fueren ass d'selwecht wéi d'Y-Schema, ausser datt et 128 X-Linnen an 64 Y-Linnen sinn, well et duebel sou vill X-Drähten ass, huet de Modul eng zweet X-Chaufferplat drënner. Och wann d'X an Y Boards déiselwecht Komponenten hunn, ass d'Verdrahtung anescht.
Dëse Board an deen ënnert et kontrolléiert X ausgewielte Reihen an engem Stack vu Kärplacke
D'Foto hei drënner weist datt e puer Komponenten um Bord beschiedegt goufen. Ee vun den Transistoren ass verdrängt, den ULD Modul ass an der Halschent gebrach, an deen aneren ass ofgebrach. D'Verdrahtung ass um gebrachene Modul ze gesinn, zesumme mat engem vun de klenge Siliziumkristalle (riets). Op dëser Foto kënnt Dir och d'Spure vu vertikalen an horizontalen leitend Bunnen op engem 12-Schicht gedréckte Circuit Board gesinn.
Zoumaache vun der beschiedegter Sektioun vum Board
Ënnert den X Driverboards ass eng X Diode Matrix mat 288 Dioden an 128 Widderstänn. Den X-Diode-Array benotzt eng aner Topologie wéi den Y-Diode-Bord fir d'Zuel vun de Komponenten ze verduebelen. Wéi den Y-Diode Board, enthält dëse Board Komponenten déi vertikal tëscht zwee gedréckte Circuitboards montéiert sinn. Dës Method gëtt "cordwood" genannt an erlaabt d'Komponenten enk ze packen.
Eng Makrofoto vun enger X-Diode-Array déi vertikal montéiert Cordwood-Dioden tëscht 2 gedréckte Circuitboards weist. Déi zwee X Treiberboards sëtzen iwwer dem Diodebrett, vun hinnen getrennt duerch Polyurethanschaum. Maacht weg datt d'gedréckte Circuitboards ganz no beienee sinn.
Erënnerung Verstäerker
D'Foto hei drënner weist de Readout Verstärker Board. Huet 7 Kanäl fir 7 Bits aus dem Memory Stack ze liesen; déi identesch Verwaltungsrot ënnert geréiert 7 méi Stécker fir am Ganzen 14 Stécker. Den Zweck vum Senseverstärker ass de klenge Signal (20 Millivolt) deen duerch de remagnetiséierbare Kär generéiert gëtt z'entdecken an en an en 1-Bit Ausgang ze maachen. All Kanal besteet aus engem Differentialverstärker a Puffer, gefollegt vun engem Differentialtransformator an Ausgangsklemm. Op der lénker Säit verbënnt en 28-Drot Flexkabel mam Memory Stack, féiert déi zwee Enden vun all Sënn Drot zu engem Verstärker Circuit, ugefaange mam MSA-1 (Memory Sense Amplifier) Modul. Déi eenzel Komponente sinn Widderstänn (brong Zylinder), Kondensatoren (rout), Transformatoren (schwaarz) an Transistoren (Gold). D'Daten Bits Sortie der Sënn amplifier Conseils iwwer de flexibel Kabel op der rietser.
Readout amplifier Verwaltungsrot op der Spëtzt vun der Erënnerung Modul. Dëse Board verstäerkt d'Signaler vun de Sënndraht fir Ausgangsbits ze kreéieren
Schreift Inhibit Line Driver
Inhibit Chauffeuren sinn benotzt ze Erënnerung ze schreiwen a sinn op der Ënnersäit vun der Haaptrei Modul etabléiert. Et gi 14 Inhibitlinnen, eng fir all Matrix um Stack. Fir e 0 Bit ze schreiwen, gëtt de entspriechende Spär Chauffer aktivéiert an de Stroum duerch d'Inhibitlinn verhënnert datt de Kär op 1. All Linn gëtt vun engem ID-1 an ID-2 Modul gedriwwen (Schreiwen Inhibit Line Chauffer) an e Paar vun Transistoren. Präzisioun 20,8 Ohm Widderstänn uewen an ënnen vum Board reguléieren de Spärstroum. De 14-Drot Flexkabel op der rietser verbënnt d'Chauffeuren mat den 14 Inhibitdrähten am Stack vu Kärplacke.
Inhibitioun Verwaltungsrot um ënnen vun der Erënnerung Modul. Dëse Board generéiert 14 Inhibit Signaler déi während der Opnam benotzt ginn
Auer Chauffer Erënnerung
D'Auer Chauffer ass e Paar Brieder déi Auer Signaler fir d'Erënnerung Modul generéieren. Eemol fänkt de Computer eng Erënnerung Operatioun, déi verschidde Auer Signaler vun der Erënnerung Modul benotzt ginn asynchronously vun der Modul Auer Chauffer generéiert. D'Auer Drive Brieder sinn um ënnen vum Modul läit, tëscht dem Stack an der inhibit Verwaltungsrot, sou d'Conseils schwéier ze gesinn.
D'Auer Chauffeur Brieder sinn ënnert der Haaptrei Erënnerung Stack mee iwwer de Spär Verwaltungsrot
Déi blo Bordkomponenten op der Foto hei uewen sinn Multi-Wend Potentiometer, viraussiichtlech fir Timing oder Spannungsupassung. Resistors a capacitors sinn och op de Brieder siichtbar. D'Diagramm weist e puer MCD (Memory Clock Driver) Moduler, awer keng Moduler sinn op de Brieder siichtbar. Et ass schwéier ze soen ob dëst wéinst limitéierter Visibilitéit ass, e Circuit änneren oder d'Präsenz vun engem anere Board mat dëse Moduler.
Erënnerung ech / O Panel
Déi lescht Erënnerung Modul Verwaltungsrot ass den ech / O Verwaltungsrot, déi Signaler tëscht Erënnerung Modul Conseils an de Rescht vun der LVDC Computer verdeelt. De grénge 98-Pin Connector um Enn verbënnt mat dem LVDC Memory Chassis, a liwwert Signaler a Kraaft vum Computer. Déi meescht vun de Plastikstecker sinn gebrach, dofir sinn d'Kontakter sichtbar. D'Verdeelungsplat ass mat dësem Stecker verbonne mat zwee 49-Pin flexibel Kabelen um Buedem (nëmmen de Frontkabel ass sichtbar). Aner Flexkabel verdeelen Signaler op den X Driver Board (lénks), Y Driver Board (riets), Sense Amplifier Board (uewen), an Inhibit Board (ënnen). 20 capacitors op der Verwaltungsrot Filter der Muecht un der Erënnerung Modul geliwwert.
D'I / O Verwaltungsrot tëscht der Erënnerung Modul an de Rescht vum Computer. De grénge Stecker um Buedem verbënnt mam Computer an dës Signaler ginn duerch flaach Kabelen an aner Deeler vum Memory Modul geréckelt
Konklusioun
D'Haaptrei LVDC Erënnerung Modul gëtt kompakt, zouverlässeg Stockage. Bis zu 8 Erënnerung Moduler kënnen an der ënneschter Halschent vum Computer gesat ginn. Dëst huet de Computer erlaabt 32 ze späicheren 26-Bit Wierder oder 16 Kilowierder am redundante héich zouverléissege "Duplex" Modus.
Eng interessant Feature vu LVDC war datt Erënnerungsmoduler fir Zouverlässegkeet gespigelt kënne ginn. Am "Duplex" Modus war all Wuert an zwee Erënnerung Moduler gespäichert. Wann e Feeler an engem Modul geschitt ass, kann dat richtegt Wuert aus engem anere Modul kritt ginn. Wärend dëst Zouverlässegkeet geliwwert huet, huet et de Memory Footprint an d'Halschent geschnidden. Alternativ kann d'Erënnerung Moduler am "simplex" Modus benotzt ginn, mat all Wuert eemol gespäichert.
LVDC huet bis zu aacht CPU Memory Moduler ënnerbruecht
D'magnetesch Kär Erënnerung Modul stellt eng visuell Representatioun vun der Zäit wou 8 KB Stockage néideg 5-Pound (2,3 kg) Modul. Allerdéngs war dës Erënnerung ganz perfekt fir seng Zäit. Esou Geräter sinn an den 1970er Jore mat der Advent vun Hallefleit-DRAMs a Mëssbrauch gefall.
Den Inhalt vum RAM gëtt bewahrt wann d'Kraaft ausgeschalt ass, also ass et wahrscheinlech datt de Modul nach ëmmer Software späichert aus der leschter Zäit wou de Computer benotzt gouf. Jo, jo, do fannt Dir eppes Interessantes souguer Joerzéngte méi spéit. Et wier interessant ze probéieren dës Donnéeën ze recuperéieren, awer de beschiedegte Circuit schaaft e Problem, sou datt d'Inhalter méiglecherweis net fir en anert Joerzéngt aus dem Memory Modul zréckgezunn kënne ginn.
Wat soss kënnt Dir um Blog liesen?
→
→
→
→
→
Abonnéiert Iech op eis -Kanal, fir den nächsten Artikel net ze verpassen! Mir schreiwen net méi wéi zweemol d'Woch an nëmmen op Betrib. Mir erënneren Iech och drun datt Cloud4Y sécheren an zouverlässeg Fernzougang zu Geschäftsapplikatiounen an Informatioun déi néideg ass fir d'Geschäftskontinuitéit. Fernaarbecht ass eng zousätzlech Barrière fir d'Verbreedung vum Coronavirus. Detailer sinn vun eise Manager.
Source: will.com