D'SiFive Firma, gegrënnt vun den Creatoren vun der RISC-V Instruktiounsset Architektur a gläichzäiteg den éischte Prototyp vun engem RISC-V-baséierte Prozessor virbereet, huet en neie RISC-V CPU Kär an der SiFive Performance Linn agefouert, déi 50 ass. % méi séier wéi de fréiere Top-End P550 Kär an ass superieur an der Leeschtung ARM Cortex-A78, de mächtegste Prozessor baséiert op ARM Architektur. SoCs baséiert op dem neie Kär riicht sech haaptsächlech op Serversystemer an Aarbechtsstatiounen, awer et ass och méiglech ofgeschniddene Versioune fir mobil an embedded Apparater ze kreéieren.
Et gëtt uginn datt am Verglach zum P550 den neie SiFive Prozessorkär 16 MB L3 Cache enthält anstatt 4 MB, ka bis zu 16 Kären an engem Chip kombinéieren amplaz vu 4, funktionnéiert mat enger Frequenz vu bis zu 3.5 GHz amplaz vun 2.4 GHz, ënnerstëtzt DDR5 Erënnerung an de PCI-Express 5.0 Bus. Déi allgemeng Architektur vum neie Kär ass no beim P550 an ass och modulär an der Natur, sou datt zousätzlech Blocks mat spezialiséierte Beschleuniger oder GPUs un de SoC bäigefüügt ginn. Detailer sinn geplangt am Dezember publizéiert ze ginn, an FPGA-prett RTL-Date ginn d'nächst Joer publizéiert.
RISC-V bitt en oppenen a flexibelen Maschinninstruktiounssystem deen Iech erlaabt komplett oppe SoCs a Mikroprozessoren fir arbiträr Uwendungen ze kreéieren, ouni Loyalitéit ze erfuerderen oder Benotzungsbedéngungen opzesetzen. De Moment, baséiert op der RISC-V Spezifizéierung, ginn 2.0 Varianten vu Mikroprozessorkären, 111 Plattformen, 31 SoCs an 12 fäerdege Boards vu verschiddene Firmen a Gemeinschaften ënner verschiddene gratis Lizenzen entwéckelt (BSD, MIT, Apache 12).
Source: opennet.ru