De VeriGPU-Projet zielt fir eng oppe GPU ze kreéieren déi an der Verilog elektronescher Systembeschreiwung a Modellersprooch entwéckelt gëtt. Am Ufank gëtt de Projet mam Verilog Simulator entwéckelt, awer nodeems se et fäerdeg bruecht huet, kann et benotzt ginn fir richteg Chips ze produzéieren. Projet Entwécklunge ginn ënner der MIT Lizenz verdeelt.
D'VeriGPU ass positionéiert als Application Specific Processing Unit (ASIC) optiméiert fir Berechnungen am Zesummenhang mat Maschinnléieresystemer ze beschleunegen. D'Pläng ernimmen d'Kompatibilitéit mat dem PyTorch Deep Machine Learning Kader an d'Méiglechkeet fir Uwendungen fir d'VeriGPU z'entwéckelen mat der HIP (Heterogeneous-Compute Interface) API. An Zukunft ass d'Zousatz vun Ënnerstëtzung fir aner APIen, wéi SYCL an NVIDIA CUDA, net ausgeschloss.
D'GPU evoluéiert op Basis vum RISC-V Instruktiounsset, awer déi resultéierend intern Architektur vum GPU Instruktiounsset ass schlecht kompatibel mat der RISC-V ISA, well an Situatiounen wou den Design vun der GPU net an d'RISC-V Representatioun passt , d'Aufgab fir d'Kompatibilitéit mat RISC-V z'erhalen ass net gesat. . D'Entwécklung konzentréiert sech op d'Fäegkeeten, déi fir Maschinnléieresystemer néideg sinn, dofir, fir d'Gréisst an d'Komplexitéit vun der Chipmatrix ze reduzéieren, gëtt nëmmen de BF16 Floating Point Format benotzt, an nëmme Floating Point Operatiounen déi fir Maschinnléiere gefrot sinn, wéi z. exp, log, tanh a sqrt, sinn verfügbar.
Vun de scho verfügbare Komponenten, de GPU Controller, APU (Accelerated Processing Unit) fir ganz Zuelen Operatiounen ("+", "-", "/", "*"), Block fir Floating Point Operatiounen ("+", "*" ) an eng Verzweigungsunitéit. Fir Uwendungen ze kreéieren, gëtt en Assembler an Ënnerstëtzung fir d'Kompilatioun vum C ++ Code baséiert op LLVM ugebueden. Vun de geplangte Fonctiounen, parallel Ausféierung vun Instruktiounen, Caching vun Daten an Instruktiounsspeicher, SIMT Operatiounen (Single Instruction Multiple Thread) stinn eraus.
Source: opennet.ru