Samsung profitéiert voll vu sengem Pionéiervirdeel an der Halbleiterlithographie mat EUV Scanner. Wéi TSMC sech virbereet fir am Juni 13,5 nm Scanner ze benotzen, se adaptéieren fir Chips an der zweeter Generatioun vum 7 nm Prozess ze produzéieren, daucht Samsung méi déif an
D'Firma ze hëllefen séier vun der 7nm Prozesstechnologie mat EUV ze bidden fir 5nm Léisungen ze produzéieren och mat EUV war de Fakt datt Samsung d'Interoperabilitéit tëscht Designelementer (IP), Design Tools, an Inspektiounsinstrumenter behalen huet. Dëst bedeit ënner anerem datt d'Clientë vun der Firma Sue spuere fir Designinstrumenten, Testen a fäerdege IP-Blocken ze kafen. PDKs fir Design, Methodologie (DM, Designmethodologien) an EDA automatiséiert Designplattformen goufen als Deel vun der Entwécklung vu Chips fir Samsung's 7-nm Standards mat EUV am véierte Quartal vum leschte Joer verfügbar. All dës Tools garantéieren d'Entwécklung vun digitale Projeten och fir d'5 nm Prozesstechnologie mat FinFET Transistoren.
Am Verglach mam 7nm Prozess mat EUV Scanner, déi d'Firma
Samsung produzéiert Produkter mat EUV Scanner an der S3 Planz zu Hwaseong. An der zweeter Halschent vun dësem Joer wäert d'Firma de Bau vun enger neier Ariichtung nieft Fab S3 fäerdeg maachen, déi prett ass fir Chips mat EUV Prozesser d'nächst Joer ze produzéieren.
Source: 3dnews.ru