Den Institut fir Computertechnologie vun der Chinesescher Akademie vun de Wëssenschaften huet de XiangShan-Projet presentéiert, deen zënter 2020 en High-Performance-Open-Prozessor baséiert op der RISC-V-Instruktiounsset-Architektur (RV64GC) entwéckelt. D'Entwécklunge vum Projet sinn op ënner der permissive MulanPSL 2.0 Lizenz.
De Projet huet eng Beschreiwung vun Hardwareblocken an der Chisel Sprooch publizéiert, déi an Verilog iwwersat gëtt, eng Referenzimplementatioun baséiert op FPGA, a Biller fir d'Operatioun vum Chip am oppene Verilog Simulator Verilator ze simuléieren. Diagrammer a Beschreiwunge vun der Architektur sinn och verfügbar (am Ganzen méi wéi 400 Dokumenter a 50 Tausend Zeilen Code), awer de gréissten Deel vun der Dokumentatioun ass op Chinesesch. Debian GNU/Linux gëtt als Referenzbetribssystem benotzt fir d'FPGA-baséiert Implementatioun ze testen.
XiangShan behaapt den héchst performant RISC-V Chip ze sinn, de SiFive P550 iwwerschratt. Dëse Mount ass et geplangt fir Tester op der FPGA ze kompletéieren an en 8-Core Prototyp Chip ze verëffentlechen, deen op 1.3 GHz funktionnéiert a vun TSMC produzéiert gëtt mat der 28nm Prozesstechnologie, mam Codename "Yanqi Lake". Den Chip enthält en 2MB Cache, e Memory Controller mat Ënnerstëtzung fir DDR4 Memory (bis zu 32GB RAM) an e PCIe-3.0-x4 Interface.
D'Performance vum éischten Chip am SPEC2006 Test gëtt op 7/Ghz geschat, wat dem ARM Cortex-A72 a Cortex-A73 Chips entsprécht. Bis Enn vum Joer ass d'Produktioun vum zweete "South Lake" Prototyp mat enger verbesserter Architektur geplangt, déi op SMIC mat enger 14nm Prozesstechnologie an enger Erhéijung vun der Frequenz op 2 GHz transferéiert gëtt. Den zweete Prototyp gëtt erwaart bei 2006/Ghz am SPEC10 Test auszeféieren, deen no bei den ARM Cortex-A76 an Intel Core i9-10900K Prozessoren ass, a besser wéi de SiFive P550, de schnellsten RISC-V CPU, deen eng Leeschtung vun 8.65 / GHz.
Denkt drun datt RISC-V en oppenen a flexibelen Maschinninstruktiounssystem ubitt, deen et erlaabt Mikroprozessoren fir arbiträr Uwendungen ze bauen ouni Loyalitéit ze erfuerderen oder Konditioune fir d'Benotzung ze imposéieren. RISC-V erlaabt Iech komplett oppe SoCs a Prozessoren ze kreéieren. De Moment, baséiert op der RISC-V Spezifizéierung, entwéckelen verschidde Firmen a Gemeinschaften ënner verschiddene gratis Lizenzen (BSD, MIT, Apache 2.0) e puer Dutzend Varianten vu Mikroprozessor Cores, SoCs a scho produzéiert Chips. Betribssystemer mat héichqualitativen Ënnerstëtzung fir RISC-V enthalen Linux (präsent zënter de Verëffentlechunge vu Glibc 2.27, binutils 2.30, gcc 7 an dem Linux Kernel 4.15) a FreeBSD.
Source: opennet.ru