Den AOSP (Android Open Source Project) Repository, deen de Quellcode vun der Android Plattform entwéckelt, huet ugefaang Ännerungen ze integréieren fir Geräter mat Prozessoren ze ënnerstëtzen baséiert op der RISC-V Architektur.
De RISC-V Support Set vun Ännerunge gouf vun Alibaba Cloud virbereet an enthält 76 Patches déi verschidde Subsystemer decken, dorënner de Grafikstack, Soundsystem, Video Playback Komponenten, bionesch Bibliothéik, Dalvik virtuell Maschinn, Kaderen, Wi-Fi a Bluetooth Stacks, Entwéckler. Tools a verschidde Moduler vun Drëtt Partei, dorënner Modeller fir TensorFlow Lite a Maschinnléiere Moduler fir Texterkennung, Audio- a Bildklassifikatioun.
Aus dem Gesamtset vu Patches sinn 30 Patches am Zesummenhang mat der Systemëmfeld a Bibliothéike schonn an AOSP integréiert. Iwwer déi nächst puer Méint wëll Alibaba Cloud zousätzlech Patches op AOSP drécken fir RISC-V Ënnerstëtzung am Kernel, Android Runtime (ART) an Emulator ze bidden.
Fir RISC-V Ënnerstëtzung an Android z'ënnerstëtzen, huet RISC-V International e speziellen Aarbechtsgrupp mam Numm Android SIG erstallt, dee ka vun anere Firmen ugeschloss ginn, déi interesséiert sinn fir den Android Software Stack op RISC-V Prozessoren ze lafen. RISC-V Ënnerstëtzung an Mainstream Android drécken ass eng Zesummenaarbecht mat Google an der Gemeinschaft.
D'Ännerunge proposéiert fir Android sinn Deel vun enger Initiativ fir d'Applikatioune vun Apparater auszebauen baséiert op der RISC-V Architektur. D'lescht Joer huet Alibaba Entwécklungen am Zesummenhang mat XuanTie RISC-V Prozessoren entdeckt an ugefaang aktiv RISC-V ze promoten net nëmme fir IoT Geräter a Serversystemer, awer och fir Konsumentengeräter a verschidde spezialiséiert Chips déi verschidden Uwendungen vu Multimedia Systemer iwwer Signalveraarbechtung a Beschleuniger fir Maschinn Léieren.
RISC-V stellt en oppenen a flexibelen Maschinninstruktiounssystem deen et erlaabt datt Mikroprozessoren fir arbiträr Uwendungen gebaut ginn ouni Loyalitéiten oder Strings ze benotzen. RISC-V erlaabt Iech komplett oppe SoCs a Prozessoren ze kreéieren. De Moment, op Basis vun der RISC-V Spezifizéierung, ginn e puer Dutzend Varianten vu Mikroprozessorkären, ongeféier honnert SoCs a scho produzéiert Chips vu verschiddene Firmen a Gemeinschaften ënner verschiddene gratis Lizenzen (BSD, MIT, Apache 2.0) entwéckelt. RISC-V Support ass präsent zënter de Verëffentlechunge vu Glibc 2.27, Binutils 2.30, gcc 7, an dem Linux Kernel 4.15.
Source: opennet.ru