D'Rostec State Corporation an d'Technologiefirma Yadro (ICS Holding) plangen d'Produktioun vun engem neie Prozessor fir Laptops, PCs a Serveren ze entwéckelen an unzefänken, baséiert op der RISC-V Architektur, bis 2025. Et ass geplangt Aarbechtsplazen an Rostec Divisiounen an Institutiounen vum Educatiouns- a Wëssenschaftsministère, dem Educatiounsministère an dem Gesondheetsministère vun der russescher Federatioun mat Computeren op Basis vum neie Prozessor ze equipéieren. 27,8 Milliarden Rubelen ginn an de Projet investéiert (dorënner 9,8 Milliarden aus dem Bundesbudget), wat méi ass wéi d'total Investitiounen an d'Produktioun vun Elbrus a Baikal Prozessoren. Am Aklang mam Geschäftsplang plangen se am Joer 2025 60 Tausend Systemer ze verkafen op Basis vun neie Prozessoren a verdéngen 7 Milliarden Rubel dofir.
Zënter 2019 huet Yadro, eng Server- a Späicherfirma, Syntacore gehéiert, deen ee vun den eelsten Entwéckler vu spezialiséierten oppenen a kommerziellen RISC-V IP Cores (IP Core) ass, an och ee vun de Grënner vun der Asbl ass. RISC-V International, iwwerwaacht d'Entwécklung vun der RISC-V Instruktiounsset Architektur. Sou gëtt et méi wéi genuch Ressourcen, Erfahrung a Kompetenzen en neien RISC-V Chip ze schafen.
Et gëtt gemellt datt den Chip deen entwéckelt gëtt en 8-Core Prozessor enthält, deen op 2 GHz funktionnéiert. Fir d'Produktioun ass et geplangt den 12nm technesche Prozess ze benotzen (zum Verglach, am Joer 2023 plangt Intel en Chip ze produzéieren baséiert op dem SiFive P550 RISC-V Kär mat 7 nm Technologie, an 2022 an China gëtt erwaart den XiangShan Chip ze produzéieren , och op enger Frequenz vun 2 GHz, mam technesche Prozess 14 nm).
Syntacore bitt de Moment fir d'Lizenzéierung vum RISC-V SCR7 Kär, gëeegent fir d'Benotzung an de Konsumentcomputer an d'Ënnerstëtzung vun der Benotzung vu Linux-baséiert Systemer. SCR7 implementéiert d'RISC-V RV64GC Instruktiounsset Architektur an enthält e virtuelle Memory Controller mat Memory Page Support, MMU, L1/L2 Cache, Floating Point Eenheet, dräi Privilegienniveauen, AXI4- an ACE-kompatibel Interfaces, an SMP Support (bis zu 8 Kären).
Wat d'Software ugeet, gëtt RISC-V Support erfollegräich an Debian GNU/Linux entwéckelt. Zousätzlech huet Canonical Enn Juni d'Bildung vu fäerdege Builds vun Ubuntu 20.04 LTS an 21.04 fir d'RISC-V Boards SiFive HiFive Unmatched an SiFive HiFive Unleashed ugekënnegt. RISC-V ass och viru kuerzem op d'Android Plattform portéiert ginn. Et ass bemierkenswäert datt de Yadro e Sëlwer Member vun der Linux Foundation zënter 2017 ass, an och Member vum OpenPOWER Foundation Konsortium ass, deen d'OpenPOWER Instruction Set Architecture (ISA) fördert.
Denkt drun datt RISC-V en oppenen a flexibelen Maschinninstruktiounssystem ubitt, deen et erlaabt Mikroprozessoren fir arbiträr Uwendungen ze bauen ouni Loyalitéit ze erfuerderen oder Konditioune fir d'Benotzung ze imposéieren. RISC-V erlaabt Iech komplett oppe SoCs a Prozessoren ze kreéieren. De Moment, baséiert op der RISC-V Spezifizéierung, ginn e puer Dutzend Varianten vu Mikroprozessor Cores, SoCs a scho produzéierte Chips vu verschiddene Firmen a Gemeinschaften ënner verschiddene gratis Lizenzen entwéckelt (BSD, MIT, Apache 2.0). Betribssystemer mat héichqualitativen Ënnerstëtzung fir RISC-V enthalen GNU / Linux (präsent zënter de Verëffentlechunge vu Glibc 2.27, binutils 2.30, gcc 7 an dem Linux Kernel 4.15) a FreeBSD.
Source: opennet.ru