DDR5: เป€เบ›เบตเบ”เบ•เบปเบงเบขเบนเปˆเบ—เบตเปˆ 4800 MT/s, เบซเบผเบฒเบเบเบงเปˆเบฒ 12 เป‚เบ›เป€เบŠเบ”เป€เบŠเบตเบ—เบตเปˆเบกเบตเบเบฒเบ™เบชเบฐเบซเบ™เบฑเบšเบชเบฐเบซเบ™เบนเบ™ DDR5 เปƒเบ™เบเบฒเบ™เบžเบฑเบ”เบ—เบฐเบ™เบฒ

เบชเบฐเบกเบฒเบ„เบปเบก JEDEC เบเบฑเบ‡เบšเปเปˆเบ—เบฑเบ™เป„เบ”เป‰เป€เบœเบตเบเปเบœเปˆเบ‚เปเป‰เบกเบนเบ™เบˆเปเบฒเป€เบžเบฒเบฐเบชเปเบฒเบฅเบฑเบšเบฅเบธเป‰เบ™เบ•เปเปˆเป„เบ›เบ‚เบญเบ‡ DDR5 RAM (เบซเบ™เปˆเบงเบเบ„เบงเบฒเบกเบˆเปเบฒเบเบฒเบ™เป€เบ‚เบปเป‰เบฒเป€เบ–เบดเบ‡เปเบšเบšเบชเบธเปˆเบกเปเบšเบšเป€เบ„เบทเปˆเบญเบ™เป„เบซเบง, DRAM). เปเบ•เปˆเบเบฒเบ™เบ‚เบฒเบ”เป€เบญเบเบฐเบชเบฒเบ™เบ—เบตเปˆเป€เบ›เบฑเบ™เบ—เบฒเบ‡เบเบฒเบ™เบšเปเปˆเป„เบ”เป‰เบ›เป‰เบญเบ‡เบเบฑเบ™เบšเปเปˆเปƒเบซเป‰เบœเบนเป‰เบœเบฐเบฅเบดเบ” DRAM เปเบฅเบฐเบœเบนเป‰เบžเบฑเบ”เบ—เบฐเบ™เบฒเบฅเบฐเบšเบปเบšเบ•เปˆเบฒเบ‡เป†เปƒเบ™เบŠเบดเบš (system-on-chip, SoC) เบˆเบฒเบเบเบฒเบ™เบเบฐเบเบฝเบกเบชเปเบฒเบฅเบฑเบšเบเบฒเบ™เป€เบ›เบตเบ”เบ•เบปเบงเบ‚เบญเบ‡เบกเบฑเบ™. เบญเบฒเบ—เบดเบ”เบ—เบตเปˆเบœเปˆเบฒเบ™เบกเบฒ, Cadence, เบœเบนเป‰เบžเบฑเบ”เบ—เบฐเบ™เบฒเบฎเบฒเบ”เปเบงเปเบฅเบฐเบŠเบญเบšเปเบงเบชเปเบฒเบฅเบฑเบšเบเบฒเบ™เบชเป‰เบฒเบ‡เบŠเบดเบš, เป„เบ”เป‰เปเบšเปˆเบ‡เบ›เบฑเบ™เบ‚เปเป‰เบกเบนเบ™เบ‚เบญเบ‡เบกเบฑเบ™เบเปˆเบฝเบงเบเบฑเบšเบเบฒเบ™เป€เบ‚เบปเป‰เบฒเบกเบฒเบ‚เบญเบ‡ DDR5 เปƒเบ™เบ•เบฐเบซเบผเบฒเบ”เปเบฅเบฐเบเบฒเบ™เบžเบฑเบ”เบ—เบฐเบ™เบฒเบ•เบทเปˆเบกเบญเบตเบ.

เปเบžเบฅเบ”เบŸเบญเบก DDR5: เบซเบผเบฒเบเบเบงเปˆเบฒ 12 เปƒเบ™เบเบฒเบ™เบžเบฑเบ”เบ—เบฐเบ™เบฒ

เบ„เบงเบฒเบกเบ™เบดเบเบปเบกเบ‚เบญเบ‡เบซเบ™เปˆเบงเบเบ„เบงเบฒเบกเบˆเปเบฒเบ›เบฐเป€เบžเบ”เปƒเบ”เบเปเปˆเบ•เบฒเบกเปเบกเปˆเบ™เบ–เบทเบเบเปเบฒเบ™เบปเบ”เป‚เบ”เบเบ„เบงเบฒเบกเบ™เบดเบเบปเบกเบ‚เบญเบ‡เป€เบงเบ—เบตเบ—เบตเปˆเบชเบฐเบซเบ™เบฑเบšเบชเบฐเบซเบ™เบนเบ™เบกเบฑเบ™, เปเบฅเบฐ DDR5 เบšเปเปˆเบกเบตเบ‚เปเป‰เบเบปเบเป€เบงเบฑเป‰เบ™. เปƒเบ™เบเปเบฅเบฐเบ™เบตเบ‚เบญเบ‡ DDR5, เบžเบงเบเป€เบฎเบปเบฒเบฎเบนเป‰เบขเปˆเบฒเบ‡เปเบ™เปˆเบ™เบญเบ™เบงเปˆเบฒเบกเบฑเบ™เบˆเบฐเป„เบ”เป‰เบฎเบฑเบšเบเบฒเบ™เบชเบฐเบซเบ™เบฑเบšเบชเบฐเบซเบ™เบนเบ™เป‚เบ”เบเป‚เบ›เป€เบŠเบ”เป€เบŠเบต AMD EPYC เบ‚เบญเบ‡ Genoa, เป€เบŠเบฑเปˆเบ™เบ”เบฝเบงเบเบฑเบ™เบเบฑเบšเป‚เบ›เป€เบŠเบ”เป€เบŠเบต Intel Xeon Scalable เบ‚เบญเบ‡เบฅเบธเป‰เบ™ Sapphire Rapids เป€เบกเบทเปˆเบญเบžเบงเบเบกเบฑเบ™เบ–เบทเบเบ›เปˆเบญเบเบญเบญเบเบกเบฒเปƒเบ™เบ—เป‰เบฒเบเบ›เบต 2021 เบซเบผเบทเบ•เบปเป‰เบ™เบ›เบต 2022. Cadence, เป€เบŠเบดเปˆเบ‡เบชเบฐเบซเบ™เบญเบ‡เบ•เบปเบงเบ„เบงเบšเบ„เบธเบก DDR5 เปเบฅเบฐเบเบฒเบ™เป‚เบ•เป‰เบ•เบญเบšเบ—เบฒเบ‡เบเบฒเบเบฐเบžเบฒเบš DDR5 (PHY) เปƒเบซเป‰เบเบฑเบšเบœเบนเป‰เบญเบญเบเปเบšเบšเบŠเบดเบšเบชเปเบฒเบฅเบฑเบšเบเบฒเบ™เบญเบฐเบ™เบธเบเบฒเบ”, เป€เบงเบปเป‰เบฒเบงเปˆเบฒเบกเบฑเบ™เบกเบตเบซเบผเบฒเบเบเบงเปˆเบฒเบญเบฒเบเปเบเบฑเบช SoCs เปƒเบ™เบเบฒเบ™เบžเบฑเบ”เบ—เบฐเบ™เบฒเป€เบžเบทเปˆเบญเบชเบฐเบซเบ™เบฑเบšเบชเบฐเบซเบ™เบนเบ™เบซเบ™เปˆเบงเบเบ„เบงเบฒเบกเบˆเปเบฒเบฎเบธเปˆเบ™เบ•เปเปˆเป„เบ›. เบšเบฒเบ‡เบฅเบฐเบšเบปเบšเป€เบซเบผเบปเปˆเบฒเบ™เบตเป‰-on-chip เบˆเบฐเบ›เบฒเบเบปเบ”เบ‚เบถเป‰เบ™เบเปˆเบญเบ™เบซเบ™เป‰เบฒเบ™เบตเป‰, เบšเบฒเบ‡เบ•เปเปˆเบกเบฒ, เปเบ•เปˆเปƒเบ™เบ‚เบฑเป‰เบ™เบ•เบญเบ™เบ™เบตเป‰เบกเบฑเบ™เป€เบซเบฑเบ™เป„เบ”เป‰เบŠเบฑเบ”เบงเปˆเบฒเบ„เบงเบฒเบกเบชเบปเบ™เปƒเบˆเปƒเบ™เป€เบ•เบฑเบเป‚เบ™เป‚เบฅเบขเบตเปƒเบซเบกเปˆเปเบกเปˆเบ™เบเบดเปˆเบ‡เปƒเบซเบเปˆเบซเบผเบฒเบ.

DDR5: เป€เบ›เบตเบ”เบ•เบปเบงเบขเบนเปˆเบ—เบตเปˆ 4800 MT/s, เบซเบผเบฒเบเบเบงเปˆเบฒ 12 เป‚เบ›เป€เบŠเบ”เป€เบŠเบตเบ—เบตเปˆเบกเบตเบเบฒเบ™เบชเบฐเบซเบ™เบฑเบšเบชเบฐเบซเบ™เบนเบ™ DDR5 เปƒเบ™เบเบฒเบ™เบžเบฑเบ”เบ—เบฐเบ™เบฒ

Cadence เบซเบกเบฑเป‰เบ™เปƒเบˆเบงเปˆเบฒเบ•เบปเบงเบ„เบงเบšเบ„เบธเบก DDR5 เปเบฅเบฐ DDR5 PHY เบ‚เบญเบ‡เบšเปเบฅเบดเบชเบฑเบ”เปเบกเปˆเบ™เบชเบญเบ”เบ„เปˆเบญเบ‡เบเบฑเบšเบ‚เปเป‰เบเปเบฒเบ™เบปเบ”เบ‚เบญเบ‡ JEDEC เบฎเบธเปˆเบ™ 1.0 เบ—เบตเปˆเบˆเบฐเบกเบฒเป€เบ–เบดเบ‡เบขเปˆเบฒเบ‡เบชเบปเบกเบšเบนเบ™, เบ”เบฑเปˆเบ‡เบ™เบฑเป‰เบ™ SoCs เบ—เบตเปˆเปƒเบŠเป‰เป€เบ•เบฑเบเป‚เบ™เป‚เบฅเบขเบต Cadence เบˆเบฐเป€เบ‚เบปเป‰เบฒเบเบฑเบ™เป„เบ”เป‰เบเบฑเบšเป‚เบกเบ”เบนเบ™เบซเบ™เปˆเบงเบเบ„เบงเบฒเบกเบˆเปเบฒ DDR5 เบ—เบตเปˆเบˆเบฐเบ›เบฒเบเบปเบ”เปƒเบ™เบžเบฒเบเบซเบฅเบฑเบ‡.

"เบเบฒเบ™เบกเบตเบชเปˆเบงเบ™เบฎเปˆเบงเบกเบขเปˆเบฒเบ‡เปƒเบเป‰เบŠเบดเบ”เปƒเบ™เบเบธเปˆเบกเป€เบฎเบฑเบ”เบงเบฝเบเบ‚เบญเบ‡ JEDEC เปเบกเปˆเบ™เบ‚เปเป‰เป„เบ”เป‰เบ›เบฝเบš. เบžเบงเบเป€เบฎเบปเบฒเป„เบ”เป‰เบฎเบฑเบšเบ„เบงเบฒเบกเบ„เบดเบ”เบเปˆเบฝเบงเบเบฑเบšเบงเบดเบ—เบตเบเบฒเบ™เบกเบฒเบ”เบ•เบฐเบ–เบฒเบ™เบˆเบฐเบžเบฑเบ”เบ—เบฐเบ™เบฒ. เบžเบงเบเป€เบฎเบปเบฒเป€เบ›เบฑเบ™เบœเบนเป‰เบ„เบงเบšเบ„เบธเบกเปเบฅเบฐเบœเบนเป‰เบชเบฐเบซเบ™เบญเบ‡ PHY เปเบฅเบฐเบชเบฒเบกเบฒเบ”เบ„เบฒเบ”เบ„เบฐเป€เบ™เบเบฒเบ™เบ›เปˆเบฝเบ™เปเบ›เบ‡เบ—เบตเปˆเบญเบฒเบ”เบˆเบฐเป€เบเบตเบ”เบ‚เบถเป‰เบ™เปƒเบ™เป€เบชเบฑเป‰เบ™เบ—เบฒเบ‡เป„เบ›เบชเบนเปˆเบกเบฒเบ”เบ•เบฐเบ–เบฒเบ™เปƒเบ™เบ—เบตเปˆเบชเบธเบ”. เปƒเบ™เบŠเปˆเบงเบ‡เบ—เปเบฒเบญเบดเบ”เบ‚เบญเบ‡เบเบฒเบ™เบเปเบฒเบ™เบปเบ”เบกเบฒเบ”เบ•เบฐเบ–เบฒเบ™, เบžเบงเบเป€เบฎเบปเบฒเบชเบฒเบกเบฒเบ”เป€เบญเบปเบฒเบญเบปเบ‡เบ›เบฐเบเบญเบšเบกเบฒเบ”เบ•เบฐเบ–เบฒเบ™เบžเบฒเบเปƒเบ•เป‰เบเบฒเบ™เบžเบฑเบ”เบ—เบฐเบ™เบฒเปเบฅเบฐเป€เบฎเบฑเบ”เบงเบฝเบเบฎเปˆเบงเบกเบเบฑเบšเบ„เบนเปˆเบฎเปˆเบงเบกเบ‡เบฒเบ™เบ‚เบญเบ‡เบžเบงเบเป€เบฎเบปเบฒเป€เบžเบทเปˆเบญเปƒเบซเป‰เป„เบ”เป‰เป€เบ„เบทเปˆเบญเบ‡เบ„เบงเบšเบ„เบธเบกเบเบฒเบ™เป€เบฎเบฑเบ”เบงเบฝเบเปเบฅเบฐเบ•เบปเบงเปเบšเบš PHY. เปƒเบ™เบ‚เบฐเบ™เบฐเบ—เบตเปˆเบžเบงเบเป€เบฎเบปเบฒเบเป‰เบฒเบงเป„เบ›เบชเบนเปˆเบเบฒเบ™เบžเบดเบกเป€เบœเบตเบเปเบœเปˆเบกเบฒเบ”เบ•เบฐเบ–เบฒเบ™, เบžเบงเบเป€เบฎเบปเบฒเบกเบตเบซเบผเบฑเบเบ–เบฒเบ™เบ—เบตเปˆเป€เบžเบตเปˆเบกเบ‚เบถเป‰เบ™เบงเปˆเบฒเบŠเบธเบ”เบŠเบฑเบšเบชเบดเบ™เบ—เบฒเบ‡เบ›เบฑเบ™เบเบฒ (IP) เบ‚เบญเบ‡เบžเบงเบเป€เบฎเบปเบฒเบˆเบฐเบชเบฐเบซเบ™เบฑเบšเบชเบฐเบซเบ™เบนเบ™เบญเบธเบ›เบฐเบเบญเบ™ DDR5 เบ—เบตเปˆเบชเบญเบ”เบ„เปˆเบญเบ‡เบเบฑเบšเบกเบฒเบ”เบ•เบฐเบ–เบฒเบ™, "Marc Greenberg, เบœเบนเป‰เบญเปเบฒเบ™เบงเบเบเบฒเบ™เบเปˆเบฒเบเบเบฒเบฅเบฐเบ•เบฐเบซเบผเบฒเบ”เบชเปเบฒเบฅเบฑเบš DRAM IP at Cadence เบเปˆเบฒเบง.

Antre: เบŠเบดเบš 16-Gbit DDR5-4800

เบเบฒเบ™เบซเบฑเบ™เบ›เปˆเบฝเบ™เป„เบ›เบชเบนเปˆ DDR5 เป€เบ›เบฑเบ™เบชเบดเปˆเบ‡เบ—เป‰เบฒเบ—เบฒเบเบญเบฑเบ™เปƒเบซเบเปˆเบซเบผเบงเบ‡เบชเปเบฒเบฅเบฑเบšเบœเบนเป‰เบœเบฐเบฅเบดเบ”เบซเบ™เปˆเบงเบเบ„เบงเบฒเบกเบˆเปเบฒ, เป€เบ™เบทเปˆเบญเบ‡เบˆเบฒเบเบงเปˆเบฒ DRAM เบ›เบฐเป€เบžเบ”เปƒเบซเบกเปˆเบˆเบฐเบ•เป‰เบญเบ‡เปƒเบซเป‰เบ„เบงเบฒเบกเบญเบฒเบ”เบชเบฒเบกเบฒเบ”เบ‚เบญเบ‡เบŠเบดเบšเบ—เบตเปˆเป€เบžเบตเปˆเบกเบ‚เบถเป‰เบ™, เบญเบฑเบ”เบ•เบฒเบเบฒเบ™เป‚เบญเบ™เบ‚เปเป‰เบกเบนเบ™เบ—เบตเปˆเบชเบนเบ‡เบ‚เบถเป‰เบ™, เบ›เบฐเบชเบดเบ”เบ—เบดเบžเบฒเบšเบ—เบตเปˆเบกเบตเบ›เบฐเบชเบดเบ”เบ—เบดเบžเบฒเบšเป€เบžเบตเปˆเบกเบ‚เบถเป‰เบ™ (เบ•เปเปˆเบ„เบงเบฒเบกเบ–เบตเปˆเบ‚เบญเบ‡เป‚เบกเบ‡เปเบฅเบฐเบ•เปเปˆเบŠเปˆเบญเบ‡) เปเบฅเบฐเปƒเบ™เป€เบงเบฅเบฒเบ”เบฝเบงเบเบฑเบ™เบซเบผเบธเบ”เบœเปˆเบญเบ™เบเบฒเบ™เปƒเบŠเป‰เบžเบฐเบฅเบฑเบ‡เบ‡เบฒเบ™. เบ™เบญเบเบˆเบฒเบเบ™เบฑเป‰เบ™, DDR5 เบ„เบฒเบ”เบงเปˆเบฒเบˆเบฐเป€เบฎเบฑเบ”เปƒเบซเป‰เบกเบฑเบ™เบ‡เปˆเบฒเบเบ‚เบถเป‰เบ™เปƒเบ™เบเบฒเบ™เบฅเบงเบกเบญเบธเบ›เบฐเบเบญเบ™ DRAM เบซเบผเบฒเบเป€เบ‚เบปเป‰เบฒเป„เบ›เปƒเบ™เบŠเบธเบ”เบ”เบฝเบง, เบŠเปˆเบงเบเปƒเบซเป‰เบ„เบงเบฒเบกเบญเบฒเบ”เบชเบฒเบกเบฒเบ”เบ‚เบญเบ‡เป‚เบกเบ”เบนเบ™เบซเบ™เปˆเบงเบเบ„เบงเบฒเบกเบˆเปเบฒเบชเบนเบ‡เบเบงเปˆเบฒเบชเบดเปˆเบ‡เบ—เบตเปˆเบญเบธเบ”เบชเบฒเบซเบฐเบเปเบฒเปƒเบŠเป‰เปƒเบ™เบกเบทเป‰เบ™เบตเป‰.

Micron เปเบฅเบฐ SK Hynix เป„เบ”เป‰เบ›เบฐเบเบฒเบ”เปเบฅเป‰เบงเบเปˆเบฝเบงเบเบฑเบšเบเบฒเบ™เป€เบฅเบตเปˆเบกเบ•เบปเป‰เบ™เบเบฒเบ™เบˆเบฑเบ”เบชเบปเปˆเบ‡เป‚เบกเบ”เบนเบ™เบซเบ™เปˆเบงเบเบ„เบงเบฒเบกเบˆเปเบฒเบ•เบปเป‰เบ™เปเบšเบšเป‚เบ”เบเบญเบตเบ‡เปƒเบชเปˆเบŠเบดเบš 16-Gbit DDR5 เปƒเบซเป‰เบเบฑเบšเบ„เบนเปˆเบฎเปˆเบงเบกเบ‡เบฒเบ™เบ‚เบญเบ‡เบžเบงเบเป€เบ‚เบปเบฒ. Samsung, เบœเบนเป‰เบœเบฐเบฅเบดเบ” DRAM เบ—เบตเปˆเปƒเบซเบเปˆเบ—เบตเปˆเบชเบธเบ”เบ‚เบญเบ‡เป‚เบฅเบ, เบšเปเปˆเป„เบ”เป‰เบขเบทเบ™เบขเบฑเบ™เบขเปˆเบฒเบ‡เป€เบ›เบฑเบ™เบ—เบฒเบ‡เบเบฒเบ™เบเปˆเบฝเบงเบเบฑเบšเบเบฒเบ™เป€เบฅเบตเปˆเบกเบ•เบปเป‰เบ™เบ‚เบญเบ‡เบเบฒเบ™เบ‚เบปเบ™เบชเบปเปˆเบ‡ prototypes, เปเบ•เปˆเบˆเบฒเบเบเบฒเบ™เบ›เบฐเบเบฒเบ”เบ‚เบญเบ‡เบ•เบปเบ™เปƒเบ™เบเบญเบ‡เบ›เบฐเบŠเบธเบก ISSCC 2019, เบžเบงเบเป€เบฎเบปเบฒเบฎเบนเป‰เบงเปˆเบฒเบšเปเบฅเบดเบชเบฑเบ”เบเปเบฒเบฅเบฑเบ‡เป€เบฎเบฑเบ”เบงเบฝเบเบเบฑเบšเบŠเบดเบš 16-Gbit เปเบฅเบฐเป‚เบกเบ”เบนเบ™เบ›เบฐเป€เบžเบ” DDR5 (เบขเปˆเบฒเบ‡เปƒเบ”เบเปเปˆเบ•เบฒเบก, เบ™เบตเป‰เป€เบฎเบฑเบ”เป„เบ”เป‰. เบšเปเปˆเบซเบกเบฒเบเบ„เบงเบฒเบกเบงเปˆเบฒเบŠเบดเบš 8-Gbit เบˆเบฐเบšเปเปˆเบกเบต DDR5). เปƒเบ™เบเปเบฅเบฐเบ™เบตเปƒเบ”เบเปเปˆเบ•เบฒเบก, เบกเบฑเบ™เบ›เบฐเบเบปเบ”เบงเปˆเบฒเบซเบ™เปˆเบงเบเบ„เบงเบฒเบกเบˆเปเบฒ DDR5 เบˆเบฐเบกเบตเบขเบนเปˆเบˆเบฒเบเบœเบนเป‰เบœเบฐเบฅเบดเบ” DRAM เบ—เบตเปˆเบชเปเบฒเบ„เบฑเบ™เบ—เบฑเบ‡เบชเบฒเบกเปƒเบ™เป€เบงเบฅเบฒเบ—เบตเปˆเป€เบงเบ—เบตเบ‚เบญเบ‡เบžเบงเบเป€เบ‚เบปเบฒเป€เบฅเบตเปˆเบกเบ›เบฒเบเบปเบ”เบขเบนเปˆเปƒเบ™เบ•เบฐเบซเบผเบฒเบ”.

DDR5: เป€เบ›เบตเบ”เบ•เบปเบงเบขเบนเปˆเบ—เบตเปˆ 4800 MT/s, เบซเบผเบฒเบเบเบงเปˆเบฒ 12 เป‚เบ›เป€เบŠเบ”เป€เบŠเบตเบ—เบตเปˆเบกเบตเบเบฒเบ™เบชเบฐเบซเบ™เบฑเบšเบชเบฐเบซเบ™เบนเบ™ DDR5 เปƒเบ™เบเบฒเบ™เบžเบฑเบ”เบ—เบฐเบ™เบฒ

Cadence เปเบฑเป‰เบ™เปƒเบˆเบงเปˆเบฒเบŠเบดเบš DDR5 เบ—เบณเบญเบดเบ”เบˆเบฐเบกเบตเบ„เบงเบฒเบกเบˆเบธ 16 Gbit เปเบฅเบฐเบญเบฑเบ”เบ•เบฒเบเบฒเบ™เป‚เบญเบ™เบ‚เปเป‰เบกเบนเบ™ 4800 Mega Transfers เบ•เปเปˆเบงเบดเบ™เบฒเบ—เบต (MT/s). เบ™เบตเป‰เป„เบ”เป‰เบ–เบทเบเบขเบทเบ™เบขเบฑเบ™เป‚เบ”เบเบ—เบฒเบ‡เบญเป‰เบญเบกเป‚เบ”เบเบเบฒเบ™เบชเบฒเบ—เบดเบ”เบ‚เบญเบ‡เป‚เบกเบ”เบนเบ™ SK Hynix DDR5-4800 เบขเบนเปˆ CES 2020, เบ„เบฝเบ‡เบ„เบนเปˆเบเบฑเบšเบเบฒเบ™เบ›เบฐเบเบฒเบ”เบเบฒเบ™เป€เบฅเบตเปˆเบกเบ•เบปเป‰เบ™เบ‚เบญเบ‡เบเบฒเบ™เป€เบเบฑเบšเบ•เบปเบงเบขเปˆเบฒเบ‡ (เบ‚เบฐเบšเบงเบ™เบเบฒเบ™เบชเบปเปˆเบ‡เบ•เบปเป‰เบ™เปเบšเบšเบœเบฐเบฅเบดเบ”เบ•เบฐเบžเบฑเบ™เปƒเบซเป‰เบเบฑเบšเบ„เบนเปˆเบฎเปˆเบงเบกเบ‡เบฒเบ™). เบˆเบฒเบ DDR5-4800, เบเบฒเบ™เบœเบฐเบฅเบดเบ”เบซเบ™เปˆเบงเบเบ„เบงเบฒเบกเบˆเปเบฒเปƒเบซเบกเปˆเบˆเบฐเบžเบฑเบ”เบ—เบฐเบ™เบฒเปƒเบ™เบชเบญเบ‡เบ—เบดเบ”เบ—เบฒเบ‡: เบ„เบงเบฒเบกเบญเบฒเบ”เบชเบฒเบกเบฒเบ”เปเบฅเบฐเบเบฒเบ™เบ›เบฐเบ•เบดเบšเบฑเบ”.

vectors เบ—เบปเปˆเบงเป„เบ›เบชเปเบฒเบฅเบฑเบšเบเบฒเบ™เบžเบฑเบ”เบ—เบฐเบ™เบฒ DDR5, เบญเบตเบ‡เบ•เบฒเบกเบ„เบงเบฒเบกเบ„เบฒเบ”เบซเบงเบฑเบ‡เบ‚เบญเบ‡ Cadence:

  • เบ„เบงเบฒเบกเบญเบฒเบ”เบชเบฒเบกเบฒเบ”เบ‚เบญเบ‡เบŠเบดเบšเบ”เบฝเบงเบˆเบฐเป€เบฅเบตเปˆเบกเบ•เบปเป‰เบ™เบ—เบตเปˆ 16 Gbit, เบซเบผเบฑเบ‡เบˆเบฒเบเบ™เบฑเป‰เบ™เป€เบžเบตเปˆเบกเบ‚เบถเป‰เบ™เป€เบ›เบฑเบ™ 24 Gbit (เบ„เบฒเบ”เบงเปˆเบฒเป‚เบกเบ”เบนเบ™เบซเบ™เปˆเบงเบเบ„เบงเบฒเบกเบˆเปเบฒเบ‚เบญเบ‡ 24 GB เบซเบผเบท 48 GB), เปเบฅเบฐเบซเบผเบฑเบ‡เบˆเบฒเบเบ™เบฑเป‰เบ™เป€เบ›เบฑเบ™ 32 Gbit.
    เปƒเบ™เบ”เป‰เบฒเบ™เบ›เบฐเบชเบดเบ”เบ—เบดเบžเบฒเบš, Cadence เบ„เบฒเบ”เบงเปˆเบฒเบ„เบงเบฒเบกเป„เบงเปƒเบ™เบเบฒเบ™เป‚เบญเบ™เบ‚เปเป‰เบกเบนเบ™ DDR5 เบˆเบฐเป€เบžเบตเปˆเบกเบ‚เบถเป‰เบ™เบˆเบฒเบ 4800 MT/s เป€เบ›เบฑเบ™ 5200 MT/s เปƒเบ™ 12-18 เป€เบ”เบทเบญเบ™เบซเบผเบฑเบ‡เบˆเบฒเบเบเบฒเบ™เป€เบ›เบตเบ”เบ•เบปเบงเบ‚เบญเบ‡ DDR4-4800, เปเบฅเบฐเบซเบผเบฑเบ‡เบˆเบฒเบเบ™เบฑเป‰เบ™เป€เบ›เบฑเบ™ 5600 MT/s เปƒเบ™เบญเบตเบ 12-18 เป€เบ”เบทเบญเบ™, เบ”เบฑเปˆเบ‡เบ™เบฑเป‰เบ™เบเบฒเบ™เบ›เบฑเบšเบ›เบธเบ‡เบ›เบฐเบชเบดเบ”เบ—เบดเบžเบฒเบš DDR5 เปƒเบ™เป€เบŠเบตเบšเป€เบงเบตเบˆเบฐเป€เบเบตเบ”เบ‚เบถเป‰เบ™เปƒเบ™เบˆเบฑเบ‡เบซเบงเบฐเบ›เบปเบเบเบฐเบ•เบดเบžเปเบชเบปเบกเบ„เบงเบ™.

เบชเปเบฒเบฅเบฑเบšเป€เบ„เบทเปˆเบญเบ‡เบ„เบญเบกเบžเบดเบงเป€เบ•เบตเบ‚เบญเบ‡เบฅเบนเบเบ„เป‰เบฒ, เบชเปˆเบงเบ™เบซเบผเบฒเบเปเบกเปˆเบ™เบ‚เบถเป‰เบ™เบเบฑเบšเบ•เบปเบงเบ„เบงเบšเบ„เบธเบกเบซเบ™เปˆเบงเบเบ„เบงเบฒเบกเบˆเปเบฒเปƒเบ™ microprocessors เปเบฅเบฐเบœเบนเป‰เบ‚เบฒเบเป‚เบกเบ”เบนเบ™เบซเบ™เปˆเบงเบเบ„เบงเบฒเบกเบˆเปเบฒ, เปเบ•เปˆ DIMMs เบ—เบตเปˆเบกเบตเบ„เบงเบฒเบกเบเบฐเบ•เบทเบฅเบทเบฅเบปเป‰เบ™เปเบ™เปˆเบ™เบญเบ™เบˆเบฐเบกเบตเบเบฒเบ™เบ›เบฐเบ•เบดเบšเบฑเบ”เบ—เบตเปˆเบ”เบตเบเบงเปˆเบฒเบ—เบตเปˆเปƒเบŠเป‰เปƒเบ™เป€เบ„เบทเปˆเบญเบ‡เปเบกเปˆเบ‚เปˆเบฒเบ.

เปƒเบ™เบ•เบฐเบซเบผเบฒเบ”เป€เบŠเบตเบšเป€เบงเบต, เบ”เป‰เบงเบเบŠเบดเบš 16Gb, เบเบฒเบ™เป€เบžเบตเปˆเบกเบ›เบฐเบชเบดเบ”เบ—เบดเบžเบฒเบš DDR5 เบžเบฒเบเปƒเบ™, เบชเบฐเบ–เบฒเบ›เบฑเบ”เบ•เบฐเบเบฐเบเปเบฒเป€เบŠเบตเบŸเป€เบงเบตเปƒเบซเบกเปˆ, เปเบฅเบฐเบเบฒเบ™เบ™เปเบฒเปƒเบŠเป‰ RDIMMs เปเบ—เบ™ LRDIMMs, เบฅเบฐเบšเบปเบšเบŠเบฑเบญเบเป€เบเบฑเบ”เบ”เบฝเบงเบ—เบตเปˆเบกเบตเป‚เบกเบ”เบนเบ™ 5GB DDR256 เบˆเบฐเป€เบซเบฑเบ™เบเบฒเบ™เป€เบžเบตเปˆเบกเบ›เบฐเบชเบดเบ”เบ—เบดเบžเบฒเบšเบขเปˆเบฒเบ‡เบซเบผเบงเบ‡เบซเบผเบฒเบเปƒเบ™เบ—เบฑเบ‡เบชเบญเบ‡เบ„เบงเบฒเบกเบชเบฒเบกเบฒเบ”เบ‚เบญเบ‡ transput, เปเบฅเบฐเปƒเบ™เปเบ‡เปˆเบ‚เบญเบ‡ latencies เบเบฒเบ™เป€เบ‚เบปเป‰เบฒเป€เบ–เบดเบ‡เบ‚เปเป‰เบกเบนเบ™. (เบ—เบฝเบšเบเบฑเบš LRDIMMs เบ—เบตเปˆเบ—เบฑเบ™เบชเบฐเป„เบซเบก).

DDR5: เป€เบ›เบตเบ”เบ•เบปเบงเบขเบนเปˆเบ—เบตเปˆ 4800 MT/s, เบซเบผเบฒเบเบเบงเปˆเบฒ 12 เป‚เบ›เป€เบŠเบ”เป€เบŠเบตเบ—เบตเปˆเบกเบตเบเบฒเบ™เบชเบฐเบซเบ™เบฑเบšเบชเบฐเบซเบ™เบนเบ™ DDR5 เปƒเบ™เบเบฒเบ™เบžเบฑเบ”เบ—เบฐเบ™เบฒ

Cadence เป€เบงเบปเป‰เบฒเบงเปˆเบฒเบเบฒเบ™เบ›เบฑเบšเบ›เบธเบ‡เป€เบ•เบฑเบเป‚เบ™เป‚เบฅเบขเบตเบ‚เบญเบ‡ DDR5 เบˆเบฐเบŠเปˆเบงเบเปƒเบซเป‰เบกเบฑเบ™เป€เบžเบตเปˆเบกเปเบšเบ™เบงเบดเบ”เบ‚เบญเบ‡เบซเบ™เปˆเบงเบเบ„เบงเบฒเบกเบˆเปเบฒเบ•เบปเบงเบˆเบดเบ‡ 36% เป€เบกเบทเปˆเบญเบ—เบฝเบšเบเบฑเบš DDR4, เป€เบ–เบดเบ‡เปเบกเปˆเบ™เบงเปˆเบฒเบขเบนเปˆเปƒเบ™เบญเบฑเบ”เบ•เบฒเบเบฒเบ™เป‚เบญเบ™เบ‚เปเป‰เบกเบนเบ™ 3200 MT / s. เปเบ™เบงเปƒเบ”เบเปเปˆเบ•เบฒเบก, เป€เบกเบทเปˆเบญ DDR5 เป€เบฎเบฑเบ”เบงเบฝเบเบ”เป‰เบงเบเบ„เบงเบฒเบกเป„เบงเปƒเบ™เบเบฒเบ™เบญเบญเบเปเบšเบšเบ›เบฐเบกเบฒเบ™ 4800 MT/s, เบญเบฑเบ”เบ•เบฒเบเบฒเบ™เบชเบปเปˆเบ‡เบœเปˆเบฒเบ™เบ•เบปเบงเบˆเบดเบ‡เบˆเบฐเบชเบนเบ‡เบเบงเปˆเบฒ DDR87-4 3200% เปƒเบ™เบเปเบฅเบฐเบ™เบตเปƒเบ”เบเปเปˆเบ•เบฒเบก. เบขเปˆเบฒเบ‡เปƒเบ”เบเปเปˆเบ•เบฒเบก, เบซเบ™เบถเปˆเบ‡เปƒเบ™เบฅเบฑเบเบชเบฐเบ™เบฐเบ—เบตเปˆเบชเปเบฒเบ„เบฑเบ™เบ‚เบญเบ‡ DDR5 เบเบฑเบ‡เบˆเบฐเบกเบตเบ„เบงเบฒเบกเบชเบฒเบกเบฒเบ”เบ—เบตเปˆเบˆเบฐเป€เบžเบตเปˆเบกเบ„เบงเบฒเบกเบซเบ™เบฒเปเบซเบ™เป‰เบ™เบ‚เบญเบ‡เบŠเบดเบšเบซเบ™เปˆเบงเบเบ„เบงเบฒเบกเบˆเปเบฒ monolithic เป€เบเบตเบ™ 16 Gbit.

DDR5 เปเบฅเป‰เบงเบ›เบตเบ™เบตเป‰เบšเป?

เบ”เบฑเปˆเบ‡เบ—เบตเปˆเป„เบ”เป‰เบเปˆเบฒเบงเป„เบงเป‰เบ‚เป‰เบฒเบ‡เป€เบ—เบดเบ‡, AMD Genoa เปเบฅเบฐ Intel Sapphire Rapids เบšเปเปˆเบ„เบงเบ™เบ›เบฒเบเบปเบ”เบˆเบปเบ™เบเปˆเบงเบฒเบ—เป‰เบฒเบเบ›เบต 2021, เปเบฅเบฐเบญเบฒเบ”เบˆเบฐเป€เบ›เบฑเบ™เบ•เบปเป‰เบ™เบ›เบต 2022. เปเบ™เบงเปƒเบ”เบเปเปˆเบ•เบฒเบก, เบ—เปˆเบฒเบ™ Greenberg เบˆเบฒเบ Cadence เบกเบตเบ„เบงเบฒเบกเบซเบกเบฑเป‰เบ™เปƒเบˆเปƒเบ™เบชเบฐเบ–เบฒเบ™เบฐเบเบฒเบ™เปƒเบ™เปเบ‡เปˆเบ”เบตเบชเปเบฒเบฅเบฑเบšเบเบฒเบ™เบžเบฑเบ”เบ—เบฐเบ™เบฒเป€เบซเบ”เบเบฒเบ™.

เบœเบนเป‰เบœเบฐเบฅเบดเบ”เบซเบ™เปˆเบงเบเบ„เบงเบฒเบกเบˆเปเบฒเบกเบตเบ„เบงเบฒเบกเบเบฐเบ•เบทเบฅเบทเบฅเบปเป‰เบ™เบ—เบตเปˆเบˆเบฐเป€เบฅเบตเปˆเบกเบ•เบปเป‰เบ™เบเบฒเบ™เบชเบฐเบซเบ™เบญเบ‡เบˆเปเบฒเบ™เบงเบ™เบซเบฅเบฒเบเบ‚เบญเบ‡ DRAM เบ›เบฐเป€เบžเบ”เปƒเบซเบกเปˆเบเปˆเบญเบ™เบ—เบตเปˆเป€เบงเบ—เบตเบˆเบฐเบชเบฒเบกเบฒเบ”เปƒเบŠเป‰เป„เบ”เป‰. เปƒเบ™เบ‚เบฐเบ™เบฐเบ”เบฝเบงเบเบฑเบ™, เบเบฒเบ™เบ‚เบปเบ™เบชเบปเปˆเบ‡เบซเบ™เบถเปˆเบ‡เบ›เบตเบเปˆเบญเบ™เบ—เบตเปˆ AMD Genoa เปเบฅเบฐ Intel Sapphire Rapids เป€เบ‚เบปเป‰เบฒเบชเบนเปˆเบ•เบฐเบซเบผเบฒเบ”เป€เบšเบดเปˆเบ‡เบ„เบทเบงเปˆเบฒเป„เบงเป€เบเบตเบ™เป„เบ›. เปเบ•เปˆเบฎเบนเบšเบฅเบฑเบเบชเบฐเบ™เบฐเบ‚เบญเบ‡เบ•เบปเบงเปเบ›เบ‚เบญเบ‡เบเบฒเบ™เบ—เบปเบ”เบฅเบญเบ‡ DDR5 เบกเบตเบ„เปเบฒเบญเบฐเบ—เบดเบšเบฒเบเบ—เบตเปˆเบชเบปเบกเป€เบซเบ”เบชเบปเบกเบœเบปเบ™เบซเบผเบฒเบ: เป‚เบ›เป€เบŠเบ”เป€เบŠเบต AMD เปเบฅเบฐ Intel เบ—เบตเปˆเบชเบฐเบซเบ™เบฑเบšเบชเบฐเบซเบ™เบนเบ™ DDR5 เปเบกเปˆเบ™เปƒเบเป‰เบŠเบดเบ”เบเบงเปˆเบฒเบ—เบตเปˆเบšเปเบฅเบดเบชเบฑเบ”เป‚เบ›เป€เบŠเบ”เป€เบŠเบตเบšเบญเบเบžเบงเบเป€เบฎเบปเบฒ, เบซเบผเบทเบกเบต SoCs เบญเบทเปˆเบ™เป†เบ—เบตเปˆเบกเบตเบเบฒเบ™เบชเบฐเบซเบ™เบฑเบšเบชเบฐเบซเบ™เบนเบ™ DDR5 เบเปเบฒเบฅเบฑเบ‡เป€เบ‚เบปเป‰เบฒเบชเบนเปˆเบ•เบฐเบซเบผเบฒเบ”.

DDR5: เป€เบ›เบตเบ”เบ•เบปเบงเบขเบนเปˆเบ—เบตเปˆ 4800 MT/s, เบซเบผเบฒเบเบเบงเปˆเบฒ 12 เป‚เบ›เป€เบŠเบ”เป€เบŠเบตเบ—เบตเปˆเบกเบตเบเบฒเบ™เบชเบฐเบซเบ™เบฑเบšเบชเบฐเบซเบ™เบนเบ™ DDR5 เปƒเบ™เบเบฒเบ™เบžเบฑเบ”เบ—เบฐเบ™เบฒ

เปƒเบ™เบเปเบฅเบฐเบ™เบตเปƒเบ”เบเปเปˆเบ•เบฒเบก, เบ–เป‰เบฒเบ‚เปเป‰เบเปเบฒเบ™เบปเบ” DDR5 เบขเบนเปˆเปƒเบ™เบ‚เบฑเป‰เบ™เบ•เบญเบ™เบฎเปˆเบฒเบ‡เบชเบธเบ”เบ—เป‰เบฒเบ, เบœเบนเป‰เบœเบฐเบฅเบดเบ” DRAM เบ‚เบฐเบซเบ™เบฒเบ”เปƒเบซเบเปˆเบญเบฒเบ”เบˆเบฐเป€เบฅเบตเปˆเบกเบ•เบปเป‰เบ™เบเบฒเบ™เบœเบฐเบฅเบดเบ”เบ‚เบฐเบซเบ™เบฒเบ”เปƒเบซเบเปˆเป€เบ–เบดเบ‡เปเบกเปˆเบ™เบงเปˆเบฒเบšเปเปˆเบกเบตเบกเบฒเบ”เบ•เบฐเบ–เบฒเบ™เบ—เบตเปˆเบ–เบทเบเป€เบœเบตเบเปเบœเปˆ. เปƒเบ™เบ—เบฒเบ‡เบ—เบดเบ”เบชเบฐเบ”เบต, เบ™เบฑเบเบžเบฑเบ”เบ—เบฐเบ™เบฒ SoC เบเบฑเบ‡เบชเบฒเบกเบฒเบ”เป€เบฅเบตเปˆเบกเบชเบปเปˆเบ‡เบเบฒเบ™เบญเบญเบเปเบšเบšเบ‚เบญเบ‡เบžเบงเบเป€เบ‚เบปเบฒเป„เบ›เบชเบนเปˆเบเบฒเบ™เบœเบฐเบฅเบดเบ”เปƒเบ™เบ‚เบฑเป‰เบ™เบ•เบญเบ™เบ™เบตเป‰. เปƒเบ™เบ‚เบฐเบ™เบฐเบ”เบฝเบงเบเบฑเบ™, เบกเบฑเบ™เป€เบ›เบฑเบ™เบเบฒเบ™เบเบฒเบเบ—เบตเปˆเบˆเบฐเบˆเบดเบ™เบ•เบฐเบ™เบฒเบเบฒเบ™เบงเปˆเบฒ DDR5 เบˆเบฐเป€เบเบฑเบšเบเปเบฒเบชเปˆเบงเบ™เปเบšเปˆเบ‡เบ•เบฐเบซเบผเบฒเบ”เบ—เบตเปˆเบชเปเบฒเบ„เบฑเบ™เปƒเบ™เบ›เบต 2020 - 2021. เป‚เบ”เบเบšเปเปˆเบกเบตเบเบฒเบ™เบชเบฐเบซเบ™เบฑเบšเบชเบฐเบซเบ™เบนเบ™เบˆเบฒเบเบœเบนเป‰เบชเบฐเบซเบ™เบญเบ‡เป‚เบฎเบ‡เบ‡เบฒเบ™เบœเบฐเบฅเบดเบ”เบ—เบตเปˆเบชเปเบฒเบ„เบฑเบ™.



เปเบซเบผเปˆเบ‡เบ‚เปเป‰เบกเบนเบ™: 3dnews.ru

เป€เบžเบตเปˆเบกเบ„เบงเบฒเบกเบ„เบดเบ”เป€เบซเบฑเบ™