Coreboot 4.16 ປ່ອຍອອກມາ

ການປ່ອຍໂຄງການ CoreBoot 4.16 ໄດ້ຖືກເຜີຍແຜ່, ໃນຂອບເຂດທີ່ທາງເລືອກທີ່ບໍ່ເສຍຄ່າກັບເຟີມແວແລະ BIOS ແມ່ນໄດ້ຖືກພັດທະນາ. ລະຫັດໂຄງການແມ່ນແຈກຢາຍພາຍໃຕ້ໃບອະນຸຍາດ GPLv2. ນັກພັດທະນາ 170 ໄດ້ມີສ່ວນຮ່ວມໃນການສ້າງສະບັບໃຫມ່, ຜູ້ທີ່ກະກຽມ 1770 ການປ່ຽນແປງ.

ນະວັດຕະກໍາຕົ້ນຕໍ:

• ເພີ່ມການສະຫນັບສະຫນູນສໍາລັບ 33 ເມນບອດ, 22 ອັນທີ່ຖືກນໍາໃຊ້ໃນອຸປະກອນທີ່ມີ Chrome OS ຫຼືໃນເຊີບເວີຂອງ Google. ໃນບັນດາຄ່າທໍານຽມທີ່ບໍ່ແມ່ນຂອງ Google:
  • Acer Aspire VN7-572G
  • amd chausie
  • ASROCK H77 Pro4-M
  • ASUS P8Z77-M
  • ການຈຳລອງພະລັງງານ QEMU9
  • Intel Alderlake-N RVP
  • Prodrive Atlas
  • Star Labs Star Labs StarBook Mk V (i3-1115G4 ແລະ i7-1165G7)
  • System76 gaze16 3050, 3060 ແລະ 3060-b
• ການສະຫນັບສະຫນູນສໍາລັບ motherboards Google Corsola, Nasher ແລະ Stryke ໄດ້ຖືກຢຸດເຊົາ.
• ເພີ່ມການຮອງຮັບ CPU Power9 ແລະ AMD Sabrina SoC.
• ເພີ່ມທາງເລືອກທີ່ຈະປິດການໃຊ້ງານລະບົບຍ່ອຍ IME (Intel Management Engine) ເຊິ່ງມາຢູ່ໃນເມນບອດທີ່ທັນສະໄຫມທີ່ສຸດກັບໂປເຊດເຊີ Intel ແລະຖືກປະຕິບັດເປັນ microprocessor ແຍກຕ່າງຫາກທີ່ເຮັດວຽກເປັນເອກະລາດຂອງ CPU ແລະປະຕິບັດວຽກງານທີ່ຈໍາເປັນຕ້ອງແຍກອອກຈາກລະບົບປະຕິບັດການ, ເຊັ່ນ: ເປັນການປະມວນຜົນເນື້ອຫາປ້ອງກັນ (DRM), ການປະຕິບັດ TPM (ໂມດູນເວທີທີ່ເຊື່ອຖືໄດ້) ແລະການໂຕ້ຕອບລະດັບຕ່ໍາສໍາລັບອຸປະກອນຕິດຕາມກວດກາແລະການຄວບຄຸມ. ເພື່ອປິດການໃຊ້ງານ IME ໃນລະບົບທີ່ມີໂປເຊດເຊີຈາກຄອບຄົວ Skylake ໄປຫາ Alder Lake, ຕົວກໍານົດການ me_state ຖືກນໍາໃຊ້ໃນ CMOS, ກໍານົດຄ່າຂອງ 1 ທີ່ຈະປິດການທໍາງານຂອງເຄື່ອງຈັກ. ເພື່ອປ່ຽນສະຖານະ CSME ຜ່ານ CMOS, ວິທີການ ".enable" ໄດ້ຖືກເພີ່ມ, ສະຖານະທີ່ກົງກັບພາລາມິເຕີ me_state.
• ເພີ່ມ coreboot-configurator, GUI ງ່າຍໆສໍາລັບການປ່ຽນການຕັ້ງຄ່າ CMOS ໃນ Coreboot CBFS ໂດຍໃຊ້ປະໂຫຍດຂອງ nvramtool.
• ເພີ່ມປະໂຫຍດ apcb_v3_edit ສໍາລັບການດັດແກ້ APCB V3 (AMD PSP Customization Block) ໄຟລ໌ໄບນາຣີ ແລະການທົດແທນເຖິງ 16 SPD (Serial Presence Detect) ໃນພວກມັນ.
• ອັບເດດໂມດູນຍ່ອຍ amd_blobs, arm-trusted-firmware, blobs, chromeec, intel-microcode, qc_blobs ແລະ vboot.
• ລະຫັດສໍາລັບການຕັ້ງຄ່າ LAPIC (Local Advanced Programmable Interrupt Controller) ຖືກຍ້າຍໄປທີ່ MP init.
• ເພີ່ມການສະຫນັບສະຫນູນສໍາລັບລໍາດັບການຫລົບຫນີ ANSI ເພື່ອເນັ້ນໃສ່ເຫດການທີ່ສໍາຄັນ, ເຊັ່ນ: ຂໍ້ຜິດພາດແລະຄໍາເຕືອນ, ເມື່ອສະແດງບັນທຶກໃນ console ແບບໂຕ້ຕອບ.
• ປະຕິບັດຟັງຊັນ cbmem_dump_console, ຄ້າຍຄືກັນກັບ cbmem_dump_console_to_uart, ແຕ່ເຮັດວຽກກັບ consoles ທົ່ວໄປ.
• ການຕັ້ງຄ່າຮູບພາບສົດຖືກປັບໃຫ້ເຫມາະສົມກັບການແຈກຢາຍ NixOS 21.11. ຊຸດ iasl ໄດ້ຖືກຢຸດເຊົາແລະຖືກປ່ຽນແທນໂດຍ acpica-tools.
• U-Boot bootloader ໄດ້ຖືກອັບເດດເປັນເວີຊັ່ນ 2021.10.
• ເພີ່ມການສະຫນັບສະຫນູນສໍາລັບລະບົບທີ່ມີຫຼາຍກວ່າ 128 CPU cores.
• ເພີ່ມໄດເວີສໍາລັບເຊັນເຊີຄວາມໃກ້ຊິດ Semtech sx9360 SAR ທີ່ໃຊ້ໃນອຸປະກອນ Samsung.
• ເພີ່ມໄດເວີສໍາລັບ SGenesys Logic GL9750 SD controllers ທີ່ໃຊ້ໃນ Chromebooks.
• ເພີ່ມການສະຫນັບສະຫນູນສໍາລັບຕົວຄວບຄຸມ Realtek RT8125 Ethernet.
• ເພີ່ມໄດເວີສໍາລັບ Fibocom 5G WWAN ACPI.
• ເພີ່ມການສະຫນັບສະຫນູນສໍາລັບ topologies ຫນ່ວຍຄວາມຈໍາປະສົມໃນເວລາທີ່ໃຊ້ DDR4.
• ເພີ່ມການຮອງຮັບສະເພາະ FSP 2.3 (ຊຸດຊອບແວທີ່ຍືດຫຍຸ່ນ).
• ລະຫັດສໍາລັບການຄິດໄລ່ hashes ທີ່ໃຊ້ໃນການກວດສອບແລະການປະເມີນຜົນຂອງລັດ CBFS ໄດ້ຖືກປະຕິບັດຄືນໃຫມ່
• ເພີ່ມການສະຫນັບສະຫນູນສໍາລັບເທກໂນໂລຍີ PCI-e Resizable BAR (Base Address Registers), ເຊິ່ງອະນຸຍາດໃຫ້ CPU ເຂົ້າເຖິງຫນ່ວຍຄວາມຈໍາວິດີໂອທັງຫມົດຂອງບັດ PCI.

ນອກຈາກນັ້ນ, ແຜນການຫັນປ່ຽນໄດ້ຖືກນໍາສະເຫນີໂດຍເລີ່ມຕົ້ນຈາກການປ່ອຍ 4.18 ເຖິງສະບັບທີ 4 ຂອງກົນໄກການຈັດສັນຊັບພະຍາກອນ (RESOURCE_ALLOCATOR_V4), ເຊິ່ງເພີ່ມການສະຫນັບສະຫນູນສໍາລັບການຈັດການຊັບພະຍາກອນທີ່ຫຼາກຫຼາຍ, ການນໍາໃຊ້ພື້ນທີ່ທີ່ຢູ່ທັງຫມົດ, ແລະການຈັດສັນຫນ່ວຍຄວາມຈໍາໃນພື້ນທີ່ຂ້າງເທິງ 4.18 GB. Coreboot XNUMX, ຄາດວ່າຈະມີໃນເດືອນພະຈິກ, ຍັງມີແຜນທີ່ຈະຍົກເລີກກົນໄກການເລີ່ມຕົ້ນຂອງ multiprocessor ຄລາສສິກ (LEGACY_SMP_INIT), ແທນທີ່ມັນດ້ວຍລະຫັດເບື້ອງຕົ້ນ PARALLEL_MP.

ແຫຼ່ງຂໍ້ມູນ: opennet.ru