Coreboot 4.22 ປ່ອຍອອກມາ

ການປ່ອຍໂຄງການ CoreBoot 4.22 ແມ່ນມີຢູ່, ໃນຂອບເຂດທີ່ທາງເລືອກທີ່ບໍ່ເສຍຄ່າກັບເຟີມແວແລະ BIOS ແມ່ນໄດ້ຖືກພັດທະນາ. ລະຫັດໂຄງການແມ່ນແຈກຢາຍພາຍໃຕ້ໃບອະນຸຍາດ GPLv2. ນັກພັດທະນາ 135 ຄົນໄດ້ມີສ່ວນຮ່ວມໃນການສ້າງສະບັບໃຫມ່, ຜູ້ທີ່ກະກຽມ 977 ການປ່ຽນແປງ. ມັນໄດ້ຖືກສັງເກດເຫັນວ່າເລີ່ມຕົ້ນຈາກການປ່ອຍຕໍ່ໄປ, ໂຄງການຈະປ່ຽນເປັນຮູບແບບການຕັ້ງຊື່ຮຸ່ນໃຫມ່ທີ່ໃຊ້ການອ້າງອິງວັນທີ (year.month.update), ຕົວຢ່າງ, ໃນເດືອນກຸມພາ 2024, ແທນທີ່ຈະເປັນຮຸ່ນ 4.23, ການປ່ອຍ 24.02.00 ຈະ ຖືກສ້າງຕັ້ງຂຶ້ນ.

ການປ່ຽນແປງຕົ້ນຕໍ:

• ການປະຕິບັດເບື້ອງຕົ້ນຂອງແພລະຕະຟອມ AMD openSIL (Open-Source Silicon Initialization Library) ໄດ້ຖືກເພີ່ມ, ພັດທະນາອົງປະກອບເພື່ອເຮັດໃຫ້ການສ້າງເຟີມແວງ່າຍຂຶ້ນ.
• ເພີ່ມການຮອງຮັບສຳລັບເມນບອດ 17 ອັນ. 11 ອັນໃນຈຳນວນເມນບອດທີ່ເພີ່ມເຂົ້າມາແມ່ນໃຊ້ໃນອຸປະກອນທີ່ໃຊ້ Chrome OS ຫຼື ເຊີບເວີ Google. ຄ່າທຳນຽມທີ່ບໍ່ກ່ຽວຂ້ອງກັບ Google:
  • AMD Onyx
  • Intel Meteorlake-P RVP
  • ບໍລິສຸດຜີສຸກທິລາດ 11
  • Purism Librem L1UM v2
  • Siemens FA EHL
  • Supermicro X11SSW-F
• ເພີ່ມການສະຫນັບສະຫນູນສໍາລັບ AMD Genoa SoC.
• ໃນສະຖາປັດຕະຍະກໍາ x86, ໃນຂັ້ນຕອນກ່ອນທີ່ຈະເລີ່ມຕົ້ນຫນ່ວຍຄວາມຈໍາ, ການສະຫນັບສະຫນູນພາກສ່ວນ ".data" ໄດ້ຖືກປະຕິບັດ, ອະນຸຍາດໃຫ້ນໍາໃຊ້ຄໍານິຍາມຂອງຕົວແປທົ່ວໂລກໃນລະຫັດ C. ໃນລະຫວ່າງຂັ້ນຕອນການໂຫຼດ, ຂໍ້ມູນຖືກຕິດຄັດທັນທີຫຼັງຈາກລະຫັດແລະຫຼັງຈາກນັ້ນວາງໄວ້ໃນຖານຄວາມຈໍາໂດຍໃຊ້ແນວຄວາມຄິດ Cache-As-RAM (VMA).
• ສໍາລັບລະບົບ x86 ໃນ ramstage ແລະກ່ອນຄວາມຈໍາ, ການສະຫນັບສະຫນູນ cache ໄດ້ຖືກປະຕິບັດສໍາລັບລະບົບໄຟລ໌ CBFS ທີ່ໃຊ້ໃນການເປັນເຈົ້າພາບອົງປະກອບ Coreboot ໃນ Flash. cache CBFS ອະນຸຍາດໃຫ້ທ່ານສາມາດ decompress ໄຟລ໌ CBFS ໂດຍໃຊ້ cbfs_map() function ໂດຍບໍ່ມີການສະຫງວນພື້ນທີ່ຫນ່ວຍຄວາມຈໍາແຍກຕ່າງຫາກສໍາລັບໄຟລ໌. ເພື່ອກໍານົດຂະຫນາດແຄດ, ຕົວກໍານົດການ PRERAM_CBFS_CACHE_SIZE ແລະ RAMSTAGE_CBFS_CACHE_SIZE ຖືກສະເຫນີ.
• ເພີ່ມຄວາມສາມາດໃນການຝັງ romstage ເຂົ້າໄປໃນ bootblock. ການຈັດສົ່ງຂອງ romstage ເປັນສ່ວນຫນຶ່ງຂອງ boot block ຊ່ວຍໃຫ້ທ່ານສາມາດຫຼຸດຜ່ອນຂະຫນາດລະຫັດໂດຍ 10-20 ພັນສາຍ. ສະຖານະການທີ່ romstage ແຍກຕ່າງຫາກອາດຈະຕ້ອງການປະກອບມີການຕັ້ງຄ່າທີ່ມີ vboot ຫຼືໂຫມດ fallback, ເຊັ່ນດຽວກັນກັບອຸປະກອນທີ່ມີຂະຫນາດບລັອກການບູດຈໍາກັດ (Intel APL 32K) ຫຼືສື່ການບູດຊ້າເກີນໄປ (ບາງ ARM SoCs).
• API ໄດ້ຖືກເພີ່ມເຂົ້າໃນ gfx ເພື່ອກວດພົບການປະກົດຕົວຂອງຫນ້າຈໍພາຍນອກຢູ່ໃນອຸປະກອນທີ່ມີຊິບ Intel.
• ປັດຈຸບັນ pci_rom ຮອງຮັບການເພີ່ມ checksum ສຳລັບ VBIOS ເມື່ອຕື່ມຂໍ້ມູນໃສ່ຕາຕະລາງ VFCT. checksum ນີ້ຍັງຖືກກວດສອບໂດຍໄດຣເວີ AMD ບາງອັນສຳລັບ Windows.
• ເພີ່ມການປ່ຽນແປງເພື່ອອະນຸຍາດໃຫ້ເປີດຕົວ Windows ໃນບາງ Chromebook ທີ່ມີ Coreboot.
• ປະຕິບັດການຜະລິດຕາຕະລາງ ACPI ສໍາລັບອຸປະກອນໂດຍອີງໃສ່ສະຖາປັດຕະ ARM64.
• ປັບປຸງຄວາມເຂົ້າກັນໄດ້ກັບຂໍ້ມູນຈໍາເພາະຂອງ ACPI.
• ການຕັ້ງຄ່າ MRC (Memory Reference Code) ສໍາລັບກະດານ SNB+MRC ໄດ້ຖືກຍ້າຍໄປຢູ່ໃນໂຄງສ້າງ DeviceTree.
• ອັບເດດອົງປະກອບ payload ໂດຍອີງໃສ່ U-Boot ແລະ edk2.
• ເຄື່ອງມືທີ່ໃຊ້ໄດ້ຖືກປັບປຸງ: GMP 6.3.0, binutils 2.41 ແລະ MPFR 4.2.1.
• ສາຂາຕົ້ນຕໍໃນບ່ອນເກັບມ້ຽນ Git ໄດ້ຖືກປ່ຽນຊື່ຈາກ "ຕົ້ນສະບັບ" ເປັນ "ຕົ້ນຕໍ".

ແຫຼ່ງຂໍ້ມູນ: opennet.ru