„Google“ suteikė galimybę nemokamai gaminti bandomąsias atvirų lustų partijas

„Google“, bendradarbiaudama su gamybos įmonėmis „SkyWater Technology“ ir „Efabless“, pradėjo iniciatyvą, leidžiančią atviros aparatinės įrangos kūrėjams nemokamai gaminti jų kuriamus lustus. Iniciatyva siekiama paskatinti atviros techninės įrangos kūrimą, sumažinti atvirų projektų kūrimo išlaidas ir supaprastinti sąveiką su gamybos įmonėmis. Iniciatyvos dėka kiekvienas gali pradėti kurti savo pasirinktinius lustus, nebijodamas didelių pradinių prototipų gamybos sąnaudų. Visas gamybos, pakavimo ir siuntimo išlaidas padengia „Google“.

Prašymus įtraukti į nemokamą gamybos programą galima teikti kartą per du mėnesius. Artimiausias lizdas bus uždarytas birželio 8 d., o į jį spėję patekti lustai bus paruošti rugpjūčio 30 d., o autoriams išsiųsti spalio 18 d. Iš pateiktų paraiškų atrenkama 40 projektų (jei pateiktų paraiškų bus mažiau nei 40, tada visi, praėję teisingumo patikrą, bus pradėti gaminti). Remiantis gamybos rezultatais, kūrėjas gaus 50 lustų ir 5 plokštes su įmontuotais lustais.

Paraiškos priimamos tik iš projektų, visiškai platinamų pagal atviras licencijas, neapsunkintų neatskleidimo susitarimų (NDA) ir neribojančių jų produktų naudojimo apimties. Duomenys gamybai turi būti perduoti GDSII formatu, išlaikyti pateiktą testų rinkinį ir būti atkurti iš šaltinio projektavimo failų (t.y. pateikti atvirojo kodo projektą, bet patentuoto dizaino gamybai pateikti negalėsite).

Siekiant supaprastinti atvirojo lusto kūrimą, galimi šie atvirojo kodo įrankiai:

  • SkyWater PDK (Process Design Kit), įrankių rinkinys, aprašantis SkyWater gamykloje naudojamą 130nm techninį procesą (SKY130) ir leidžiantis paruošti projektavimo failus, reikalingus mikroschemų gamybai.
  • „OpenLane“ yra komponentų rinkinys, skirtas automatizuotai konvertuoti specifinių taikomųjų lustų (ASIC) RTL grandinės dizainą į GDSII formatą, naudojamą lustų gamyklose.
    „Google“ suteikė galimybę nemokamai gaminti bandomąsias atvirų lustų partijas
  • XLS (Accelerated HW Synthesis) – tai įrankių rinkinys, skirtas projektavimo failams sintezuoti su lustine aparatūra, atitinkančia pateiktą aukšto lygio reikiamo funkcionalumo aprašymą, sukurtas programinės įrangos kūrimo stiliumi.
  • „Bazel“ surinkimo sistemos taisyklių rinkinys su palaikymu atviriems įrankiams („Yosys“, „Verilator“, „OpenROAD“), skirtas darbui su aparatūros aprašymo kalbomis („Verilog“, „VHDL“, „Chisel“, „nMigen“).
  • OpenROAD yra sistema, skirta automatizuoti atvirojo kodo mikroschemų kūrimo procesą.
  • „Verible“ yra „Verilog“ kalbos kūrimo įrankių rinkinys, įskaitant analizatorių, stiliaus formatavimo sistemą ir linterį.

Šaltinis: opennet.ru

Добавить комментарий