Kaip jau ne kartą buvo pranešta, reikia kažką daryti su mažesniu nei 5 nm tranzistoriumi. Šiandien lustų gamintojai gamina pažangiausius sprendimus naudodami vertikalius FinFET vartus. FinFET tranzistoriai dar gali būti gaminami naudojant 5 nm ir 4 nm techninius procesus (kad ir ką reikštų šie standartai), tačiau jau 3 nm puslaidininkių gamybos etape FinFET konstrukcijos nustoja veikti kaip turėtų. Tranzistorių užtvarai yra per maži, o valdymo įtampa nepakankamai žema, kad tranzistoriai toliau atliktų integrinių grandynų vartų funkciją. Todėl pramonė ir ypač Samsung, pradėdami nuo 3nm proceso technologijos, pereis prie tranzistorių su žiediniais arba visa apimančiais GAA (Gate-All-Around) vartais gamybos. Neseniai išplatintame pranešime spaudai „Samsung“ ką tik pristatė vaizdinę infografiką apie naujų tranzistorių struktūrą ir jų naudojimo pranašumus.
Kaip parodyta aukščiau esančioje iliustracijoje, gamybos standartams mažėjant, vartai išsivystė iš plokščių konstrukcijų, galinčių valdyti vieną plotą po vartais, į vertikalius kanalus, kuriuos iš trijų pusių supa vartai, ir galiausiai priartėjo prie kanalų, apsuptų vartais. visos keturios pusės. Visą šį kelią lydėjo vartų ploto aplink valdomą kanalą padidėjimas, o tai leido sumažinti tranzistorių maitinimo tiekimą nepažeidžiant tranzistorių srovės charakteristikų, todėl padidėjo tranzistorių našumas. ir nuotėkio srovių sumažėjimas. Šiuo atžvilgiu GAA tranzistoriai taps nauju kūrimo vainiku ir nereikės reikšmingo klasikinių CMOS technologinių procesų perdirbimo.
Vartais apsupti kanalai gali būti gaminami plonų tiltelių (nanolaidų) arba plačių tiltelių arba nanolapų pavidalu. „Samsung“ praneša apie savo pasirinkimą nanopuslapių naudai ir teigia savo plėtrą apsaugoti patentais, nors visas šias struktūras sukūrė dar sudarydama aljansą su IBM ir kitomis įmonėmis, pavyzdžiui, su AMD. Naujuosius tranzistorius Samsung vadins ne GAA, o patentuotu pavadinimu MBCFET (Multi Bridge Channel FET). Platūs kanalų puslapiai suteiks didelių srovių, kurias sunku pasiekti naudojant nanolaidinius kanalus.
Perėjimas prie žiedinių vartų taip pat pagerins naujų tranzistorių konstrukcijų energijos vartojimo efektyvumą. Tai reiškia, kad galima sumažinti tranzistorių maitinimo įtampą. FinFET struktūroms įmonė sąlyginį galios mažinimo slenkstį vadina 0,75 V. Perėjimas prie MBCFET tranzistorių šią ribą sumažins dar žemiau.
Kitu MBCFET tranzistorių pranašumu bendrovė vadina nepaprastą sprendimų lankstumą. Taigi, jei FinFET tranzistorių charakteristikas gamybos etape galima valdyti tik diskretiškai, kiekvienam tranzistoriui į projektą įdedant tam tikrą briaunų skaičių, tada grandinių su MBCFET tranzistoriais projektavimas primins geriausią kiekvieno projekto derinimą. O tai padaryti bus labai paprasta: pakaks pasirinkti reikiamo pločio nanopage kanalų, ir šį parametrą galima keisti tiesiškai.
MBCFET tranzistorių gamybai, kaip minėta aukščiau, be esminių pakeitimų tinka klasikinė CMOS proceso technologija ir gamyklose įdiegta pramoninė įranga. Tik silicio plokštelių apdorojimo stadija pareikalaus nedidelių pakeitimų, o tai suprantama, ir viskas. Dėl kontaktinių grupių ir metalizavimo sluoksnių jums net nereikia nieko keisti.
Apibendrinant, „Samsung“ pirmą kartą kokybiškai aprašo patobulinimus, kuriuos atneš perėjimas prie 3 nm proceso technologijos ir MBCFET tranzistorių (paaiškinkime, „Samsung“ tiesiogiai nekalba apie 3 nm proceso technologiją, tačiau anksčiau pranešė, kad 4nm proceso technologija vis tiek naudos FinFET tranzistorius). Taigi, palyginti su 7 nm FinFET proceso technologija, perėjimas prie naujos normos ir MBCFET sumažins suvartojimą 50%, našumą padidins 30% ir lusto plotą 45%. Ne „arba, arba“, o visumoje. Kada tai įvyks? Gali atsitikti taip, kad iki 2021 m.
Šaltinis: 3dnews.ru