Kā zināms, šī gada martā TSMC uzsāka 5nm produktu izmēģinājuma ražošanu. Tas notika jaunajā Fab 18 rūpnīcā Taivānā, 5nm šķīdumu atbrīvošanai. Masveida ražošana, izmantojot 5 nm N5 procesu, ir gaidāma 2020. gada otrajā ceturksnī. Līdz tā paša gada beigām tiks uzsākta mikroshēmu ražošana, kuras pamatā ir produktīvā 5nm procesa tehnoloģija jeb N5P (performance). Prototipu mikroshēmu pieejamība ļauj TSMC novērtēt nākotnes pusvadītāju iespējas, kas ražotas, pamatojoties uz jauno procesu tehnoloģiju, par ko uzņēmums sīkāk runās decembrī. Bet kaut ko jau var uzzināt no kopsavilkumiem, ko TSMC iesniedza prezentācijai IEDM 2019.
Pirms detaļu noskaidrošanas atcerēsimies, ko mēs zinām no iepriekšējiem TSMC paziņojumiem. Salīdzinot ar 7 nm procesu, tiek apgalvots, ka 5 nm mikroshēmu neto veiktspēja palielināsies par 15% vai patēriņš samazināsies par 30%, ja veiktspēja paliks tāda pati. N5P process palielinās vēl 7% produktivitāti vai 15% ietaupījumu patēriņā. Loģisko elementu blīvums palielināsies 1,8 reizes. SRAM šūnu skala mainīsies par koeficientu 0,75.
5nm mikroshēmu ražošanā EUV skeneru izmantošanas mērogs sasniegs nobriedušas ražošanas līmeni. Tiks mainīta tranzistora kanāla struktūra, iespējams, izmantojot germāniju kopā ar silīciju vai tā vietā. Tas nodrošinās palielinātu elektronu mobilitāti kanālā un strāvu pieaugumu. Procesa tehnoloģija nodrošina vairākus vadības sprieguma līmeņus, no kuriem augstākais nodrošinās 25% veiktspējas pieaugumu, salīdzinot ar to pašu 7 nm procesa tehnoloģijā. Tranzistora barošanas avota I/O saskarnēm būs no 1,5 V līdz 1,2 V.
Izgatavojot caurumus metalizācijai un kontaktiem, tiks izmantoti materiāli ar vēl zemāku pretestību. Īpaši augsta blīvuma kondensatori tiks ražoti, izmantojot metāla-dielektriķa-metāla ķēdi, kas palielinās produktivitāti par 4%. Kopumā TSMC pāries uz jaunu zema K izolatoru izmantošanu. Silīcija plāksnīšu apstrādes ķēdē parādīsies jauns “sausais” process – Metal Reactive Ion Etching (RIE), kas daļēji aizstās tradicionālo Damaskas procesu, izmantojot varu (metāla kontaktiem, kas mazāki par 30 nm). Tāpat pirmo reizi tiks izmantots grafēna slānis, lai izveidotu barjeru starp vara vadītājiem un pusvadītāju (lai novērstu elektromigrāciju).
No IEDM decembra ziņojuma dokumentiem mēs varam secināt, ka vairāki 5nm mikroshēmu parametri būs vēl labāki. Tādējādi loģisko elementu blīvums būs lielāks un sasniegs 1,84 reizes. SRAM šūna būs arī mazāka, ar laukumu 0,021 µm2. Ar eksperimentālā silīcija veiktspēju viss ir kārtībā - iegūts 15% pieaugums, kā arī iespējamais 30% patēriņa samazinājums augsto frekvenču aizsalšanas gadījumā.
Jaunā procesa tehnoloģija ļaus izvēlēties no septiņām vadības sprieguma vērtībām, kas piešķirs dažādību izstrādes procesam un produktiem, un EUV skeneru izmantošana noteikti vienkāršos ražošanu un padarīs to lētāku. Saskaņā ar TSMC datiem, pāreja uz EUV skeneriem nodrošina 0,73 x lineārās izšķirtspējas uzlabojumu salīdzinājumā ar 7 nm procesu. Piemēram, lai ražotu viskritiskākos pirmo slāņu metalizācijas slāņus, piecu parasto masku vietā būs nepieciešama tikai viena EUV maska un attiecīgi tikai viens ražošanas cikls piecu vietā. Starp citu, izmantojot EUV projekciju, pievērsiet uzmanību tam, cik glīti izskatās mikroshēmas elementi. Skaistums, un tas arī viss.
Avots: 3dnews.ru