Дополнителни врски во логичката архитектура на системот Intel C620

Во архитектурата на x86 платформите се појавија два тренда кои се надополнуваат еден со друг. Според една верзија, треба да се движиме кон интегрирање на компјутерските и контролните ресурси во еден чип. Вториот пристап промовира распределба на одговорностите: процесорот е опремен со магистрала со високи перформанси што формира периферен скалабилен екосистем. Таа ја формира основата на логичката топологија на системот Intel C620 за платформи на високо ниво.

Фундаменталната разлика од претходниот чипсет Intel C610 е проширувањето на каналот за комуникација помеѓу процесорот и периферните уреди вклучени во PCH чипот преку употреба на PCIe врски заедно со традиционалната DMI магистрала.

Да ги погледнеме подетално иновациите на јужниот мост Интел Луисбург: кои еволутивни и револуционерни пристапи ги проширија неговите моќи во комуникацијата со процесорите?

Еволутивни промени во комуникацијата CPU-PCH

Како дел од еволутивниот пристап, главниот канал за комуникација помеѓу процесорот и јужниот мост, кој е магистралата DMI (Direct Media Interface), доби поддршка за режимот PCIe x4 Gen3 со перформанси од 8.0 GT/S. Претходно, во Intel C610 PCH, комуникацијата помеѓу процесорот и системската логика се изведуваше во режим PCIe x4 Gen 2 со пропусен опсег од 5.0 GT/S.

Споредба на системската логичка функционалност на Intel C610 и C620

Забележете дека овој потсистем е многу поконзервативен од вградените PCIe порти на процесорот, кои обично се користат за поврзување на GPU и NVMe дискови, каде што PCIe 3.0 се користи долго време и се планира транзиција кон PCI Express Gen4.

Револуционерни промени во комуникацијата CPU-PCH

Револуционерните промени вклучуваат додавање на нови PCIe CPU-PCH комуникациски канали, наречени Дополнителни врски. Физички, ова се две PCI Express порти кои работат во режими PCIe x8 Gen3 и PCIe x16 Gen3, и двете 8.0 GT/S.

За интеракција помеѓу процесорот и Intel C620 PCH, се користат 3 автобуси: DMI и две PCI Express порти

Зошто беше неопходно да се ревидира постоечката комуникациска топологија со Intel C620? Прво, до 4x 10GbE мрежни контролери со RDMA функционалност може да се интегрираат во PCH. Второ, новата и побрза генерација на Intel QuickAssist Technology (QAT) копроцесори, кои обезбедуваат хардверска поддршка за компресија и шифрирање, се одговорни за шифрирање на мрежниот сообраќај и размена со потсистемот за складирање. И, конечно, „моторот на иновациите“ - Мотор за иновации, кој ќе биде достапен само за OEM.

Приспособливост и флексибилност

Важна особина е можноста опционално да се избере не само топологијата за поврзување PCH, туку и приоритетите на внатрешните ресурси на чипот при пристап до каналите за комуникација со голема брзина со централниот процесор (процесори). Покрај тоа, во специјалниот EPO (EndPoint Only Mode), PCH поврзувањето се врши во статус на обичен уред PCI Express кој содржи ресурси од 10 GbE и Intel QAT. Во исто време, класичниот интерфејс DMI, како и голем број потсистеми Legacy, прикажани во црно на дијаграмот, се оневозможени.

Внатрешна архитектура на чипот Intel C620 PCH

Во теорија, ова овозможува да се користи повеќе од еден Intel C620 PCH чип во системот, со скалирање 10 GbE и функционалност на Intel QAT за да се задоволат барањата за изведба. Во исто време, функциите Legacy кои се потребни само во една копија може да се овозможат само на еден од инсталираните PCH чипови.

Значи, последниот збор во дизајнот ќе му припадне на развивачот на платформата, постапувајќи врз основа на технолошки и маркетиншки фактори во согласност со позиционирањето на секој специфичен производ.

Извор: www.habr.com