Денес Samsung Electronics за плановите за развој на технички процеси за производство на полупроводници. Компанијата смета дека создавањето на дигитални проекти на експериментални чипови од 3 nm базирани на патентирани MBCFET транзистори се главното моментално достигнување. Станува збор за транзистори со повеќе хоризонтални канали на наностраници во вертикални FET порти (Multi-Bridge-Channel FET).
Како дел од сојузот со IBM, Samsung разви малку поинаква технологија за производство на транзистори со канали целосно опкружени со порти (GAA или Gate-All-Around). Каналите требаше да бидат направени тенки во форма на наножици. Последователно, Samsung се оддалечи од оваа шема и патентираше структура на транзистор со канали во форма на наностраници. Оваа структура ви овозможува да ги контролирате карактеристиките на транзисторите со манипулирање и со бројот на страници (канали) и со прилагодување на ширината на страниците. За класичната FET технологија, таков маневар е невозможен. За да се зголеми моќноста на транзистор FinFET, потребно е да се помножи бројот на FET перки на подлогата, а за тоа е потребна површина. Карактеристиките на транзисторот MBCFET може да се променат во една физичка порта, за што треба да ја поставите ширината на каналите и нивниот број.
Достапноста на дигитален дизајн (извлечен) на прототип чип за производство со помош на процесот GAA му овозможи на Samsung да ги одреди границите на можностите на MBCFET транзисторите. Треба да се има на ум дека ова се сè уште податоци за компјутерско моделирање и дека новиот технички процес може конечно да се процени само откако ќе биде лансиран во масовно производство. Сепак, постои почетна точка. Компанијата соопшти дека преминот од процесот на 7 nm (очигледно првата генерација) на процесот GAA ќе обезбеди 45% намалување на површината на матрицата и 50% намалување на потрошувачката. Доколку не заштедите на потрошувачката, продуктивноста може да се зголеми за 35%. Претходно, Samsung забележа заштеди и добивки во продуктивноста кога се префрли на процесот на 3nm разделени со запирки. Се испостави дека е или едното или другото.
Компанијата смета дека подготовката на јавна облак-платформа за независни развивачи на чипови и фаблес компании е важна точка во популаризацијата на технологијата на 3nm процес. Samsung не ја криеше развојната средина, верификацијата на проектот и библиотеките на производствените сервери. Платформата SAFE (Samsung Advanced Foundry Ecosystem Cloud) ќе биде достапна за дизајнерите ширум светот. Облак платформата SAFE е создадена со учество на такви големи јавни услуги за облак како што се Amazon Web Services (AWS) и Microsoft Azure. Развивачите на системи за дизајн од Cadence и Synopsys ги обезбедија своите алатки за дизајн во рамките на SAFE. Ова ветува дека ќе го олесни и поевтино создавањето нови решенија за процесите на Samsung.
Враќајќи се на 3nm процесната технологија на Samsung, да додадеме дека компанијата ја претстави првата верзија на својот пакет за развој на чипови - 3nm GAE PDK Version 0.1. Со негова помош, денес можете да започнете да дизајнирате решенија од 3 nm или барем да се подготвите да го исполните овој процес на Samsung кога ќе стане широко распространет.
Samsung ги објавува своите идни планови на следниов начин. Во втората половина од оваа година ќе започне масовно производство на чипови со помош на 6nm процес. Во исто време, ќе биде завршен развојот на технологијата за процесирање 4nm. Развојот на првите производи на Samsung кои користат 5nm процес ќе биде завршен оваа есен, а производството ќе започне во првата половина на следната година. Исто така, до крајот на оваа година Samsung ќе го заврши развојот на процесната технологија 18FDS (18 nm на наполитанки FD-SOI) и 1-Gbit eMRAM чипови. Технологиите за процеси од 7 nm до 3 nm ќе користат EUV скенери со зголемен интензитет, со што секој нанометар ќе биде важен. Понатаму надолу, секој чекор ќе биде направен со борба.
Извор: 3dnews.ru