ഡിസംബറിൽ IEDM 2019 കോൺഫറൻസിൽ, TSMC 5nm പ്രോസസ്സ് സാങ്കേതികവിദ്യയെക്കുറിച്ച് വിശദമായി സംസാരിക്കും.

നമുക്കറിയാവുന്നതുപോലെ, ഈ വർഷം മാർച്ചിൽ, TSMC 5nm ഉൽപ്പന്നങ്ങളുടെ പൈലറ്റ് ഉത്പാദനം ആരംഭിച്ചു. തായ്‌വാനിലെ പുതിയ ഫാബ് 18 പ്ലാന്റിലാണ് ഇത് സംഭവിച്ചത്. പ്രത്യേകം നിർമ്മിച്ചത് 5nm പരിഹാരങ്ങളുടെ പ്രകാശനത്തിനായി. 5nm N5 പ്രോസസ്സ് ഉപയോഗിച്ചുള്ള വൻതോതിലുള്ള ഉൽപ്പാദനം 2020 രണ്ടാം പാദത്തിൽ പ്രതീക്ഷിക്കുന്നു. അതേ വർഷം അവസാനത്തോടെ, ഉൽപ്പാദനക്ഷമമായ 5nm പ്രോസസ്സ് ടെക്നോളജി അല്ലെങ്കിൽ N5P (പ്രകടനം) അടിസ്ഥാനമാക്കിയുള്ള ചിപ്പുകളുടെ ഉത്പാദനം ആരംഭിക്കും. പ്രോട്ടോടൈപ്പ് ചിപ്പുകളുടെ ലഭ്യത, പുതിയ പ്രോസസ് ടെക്നോളജിയെ അടിസ്ഥാനമാക്കി നിർമ്മിക്കുന്ന ഭാവിയിലെ അർദ്ധചാലകങ്ങളുടെ കഴിവുകൾ വിലയിരുത്താൻ ടിഎസ്എംസിയെ അനുവദിക്കുന്നു, അത് കമ്പനി ഡിസംബറിൽ വിശദമായി സംസാരിക്കും. എന്നാൽ നിങ്ങൾക്ക് ഇതിനകം എന്തെങ്കിലും കണ്ടെത്താൻ കഴിയും ഇന്ന് IEDM 2019-ൽ അവതരണത്തിനായി TSMC സമർപ്പിച്ച സംഗ്രഹങ്ങളിൽ നിന്ന്.

വിശദാംശങ്ങൾ വ്യക്തമാക്കുന്നതിന് മുമ്പ്, ടി‌എസ്‌എം‌സിയിൽ നിന്നുള്ള മുൻ പ്രസ്താവനകളിൽ നിന്ന് നമുക്ക് അറിയാവുന്ന കാര്യങ്ങൾ ഓർക്കുക. 7nm പ്രക്രിയയുമായി താരതമ്യപ്പെടുത്തുമ്പോൾ, 5nm ചിപ്പുകളുടെ നെറ്റ് പ്രകടനം 15% വർദ്ധിക്കും അല്ലെങ്കിൽ പ്രകടനം അതേപടി തുടരുകയാണെങ്കിൽ ഉപഭോഗം 30% കുറയും. N5P പ്രക്രിയ മറ്റൊരു 7% ഉൽപ്പാദനക്ഷമത അല്ലെങ്കിൽ ഉപഭോഗത്തിൽ 15% ലാഭം കൂട്ടും. ലോജിക് മൂലകങ്ങളുടെ സാന്ദ്രത 1,8 മടങ്ങ് വർദ്ധിക്കും. SRAM സെൽ സ്കെയിൽ 0,75 ഘടകം കൊണ്ട് മാറും.

5nm ചിപ്പുകളുടെ നിർമ്മാണത്തിൽ, EUV സ്കാനറുകളുടെ ഉപയോഗത്തിന്റെ തോത് പ്രായപൂർത്തിയായ ഉൽപ്പാദനത്തിന്റെ തലത്തിലെത്തും. ട്രാൻസിസ്റ്റർ ചാനൽ ഘടന മാറ്റപ്പെടും, ഒരുപക്ഷേ സിലിക്കണിനൊപ്പം അല്ലെങ്കിൽ പകരം ജെർമേനിയം ഉപയോഗിച്ച്. ഇത് ചാനലിലെ ഇലക്ട്രോണുകളുടെ വർദ്ധിച്ച ചലനാത്മകതയും വൈദ്യുതധാരകളുടെ വർദ്ധനവും ഉറപ്പാക്കും. പ്രോസസ് ടെക്നോളജി നിരവധി നിയന്ത്രണ വോൾട്ടേജ് ലെവലുകൾ നൽകുന്നു, അതിൽ ഏറ്റവും ഉയർന്നത് 25 nm പ്രോസസ്സ് ടെക്നോളജിയിലെ അതേ അപേക്ഷിച്ച് 7% പ്രകടന വർദ്ധനവ് നൽകും. I/O ഇന്റർഫേസുകൾക്കുള്ള ട്രാൻസിസ്റ്റർ പവർ സപ്ലൈ 1,5 V മുതൽ 1,2 V വരെയാണ്.

മെറ്റലൈസേഷനും കോൺടാക്റ്റുകൾക്കുമായി ദ്വാരങ്ങളിലൂടെ ഉൽപ്പാദിപ്പിക്കുമ്പോൾ, ഇതിലും കുറഞ്ഞ പ്രതിരോധമുള്ള വസ്തുക്കൾ ഉപയോഗിക്കും. അൾട്രാ-ഹൈ-ഡെൻസിറ്റി കപ്പാസിറ്ററുകൾ ഒരു മെറ്റൽ-ഡൈലെക്ട്രിക്-മെറ്റൽ സർക്യൂട്ട് ഉപയോഗിച്ച് നിർമ്മിക്കും, ഇത് ഉൽപ്പാദനക്ഷമത 4% വർദ്ധിപ്പിക്കും. പൊതുവേ, TSMC പുതിയ ലോ-കെ ഇൻസുലേറ്ററുകൾ ഉപയോഗിക്കുന്നതിലേക്ക് മാറും. ഒരു പുതിയ "ഡ്രൈ" പ്രക്രിയ, മെറ്റൽ റിയാക്ടീവ് അയോൺ എച്ചിംഗ് (RIE), സിലിക്കൺ വേഫർ പ്രോസസ്സിംഗ് സർക്യൂട്ടിൽ ദൃശ്യമാകും, ഇത് പരമ്പരാഗത ഡമാസ്കസ് പ്രക്രിയയെ ചെമ്പ് ഉപയോഗിച്ച് ഭാഗികമായി മാറ്റിസ്ഥാപിക്കും (30 nm-ൽ താഴെയുള്ള ലോഹ കോൺടാക്റ്റുകൾക്ക്). കൂടാതെ, ചെമ്പ് കണ്ടക്ടറുകൾക്കും അർദ്ധചാലകത്തിനും ഇടയിൽ (ഇലക്ട്രോമിഗ്രേഷൻ തടയുന്നതിന്) ഒരു തടസ്സം സൃഷ്ടിക്കാൻ ആദ്യമായി ഗ്രാഫീന്റെ ഒരു പാളി ഉപയോഗിക്കും.

IEDM-ലെ ഡിസംബർ റിപ്പോർട്ടിന്റെ രേഖകളിൽ നിന്ന്, 5nm ചിപ്പുകളുടെ നിരവധി പാരാമീറ്ററുകൾ ഇതിലും മികച്ചതായിരിക്കുമെന്ന് നമുക്ക് മനസ്സിലാക്കാം. അങ്ങനെ, ലോജിക് മൂലകങ്ങളുടെ സാന്ദ്രത കൂടുതലായിരിക്കും, 1,84 മടങ്ങ് എത്തും. SRAM സെല്ലും ചെറുതായിരിക്കും, വിസ്തീർണ്ണം 0,021 µm2 ആയിരിക്കും. പരീക്ഷണാത്മക സിലിക്കണിന്റെ പ്രകടനത്തിനനുസരിച്ച് എല്ലാം ക്രമത്തിലാണ് - 15% വർദ്ധനവ് ലഭിച്ചു, ഉയർന്ന ആവൃത്തികൾ മരവിപ്പിക്കുന്ന സാഹചര്യത്തിൽ ഉപഭോഗത്തിൽ 30% കുറവ് സാധ്യമാണ്.

പുതിയ പ്രോസസ്സ് സാങ്കേതികവിദ്യ ഏഴ് നിയന്ത്രണ വോൾട്ടേജ് മൂല്യങ്ങളിൽ നിന്ന് തിരഞ്ഞെടുക്കുന്നത് സാധ്യമാക്കും, ഇത് വികസന പ്രക്രിയയ്ക്കും ഉൽപ്പന്നങ്ങൾക്കും വൈവിധ്യം നൽകും, കൂടാതെ EUV സ്കാനറുകളുടെ ഉപയോഗം തീർച്ചയായും ഉൽപ്പാദനം ലളിതമാക്കുകയും വിലകുറഞ്ഞതാക്കുകയും ചെയ്യും. TSMC അനുസരിച്ച്, EUV സ്കാനറുകളിലേക്ക് മാറുന്നത് 0,73nm പ്രോസസ്സിനെ അപേക്ഷിച്ച് ലീനിയർ റെസല്യൂഷനിൽ 7x മെച്ചപ്പെടുത്തൽ നൽകുന്നു. ഉദാഹരണത്തിന്, ആദ്യത്തെ ലെയറുകളുടെ ഏറ്റവും നിർണായകമായ മെറ്റലൈസേഷൻ പാളികൾ നിർമ്മിക്കുന്നതിന്, അഞ്ച് പരമ്പരാഗത മാസ്കുകൾക്ക് പകരം, ഒരു EUV മാസ്‌ക് മാത്രമേ ആവശ്യമുള്ളൂ, അതനുസരിച്ച്, അഞ്ചിന് പകരം ഒരു പ്രൊഡക്ഷൻ സൈക്കിൾ മാത്രം. വഴിയിൽ, EUV പ്രൊജക്ഷൻ ഉപയോഗിക്കുമ്പോൾ ചിപ്പിലെ ഘടകങ്ങൾ എത്ര വൃത്തിയായി മാറുന്നു എന്നത് ശ്രദ്ധിക്കുക. സൗന്ദര്യം, അത്രമാത്രം.

അവലംബം: 3dnews.ru