Google нь SkyWater Technology болон Efables үйлдвэрлэгч компаниудтай хамтран нээлттэй техник хангамж хөгжүүлэгчдэд өөрсдийн боловсруулсан чипүүдийг үнэ төлбөргүй хийх боломжийг олгох санаачлагыг эхлүүлсэн. Энэхүү санаачилга нь нээлттэй техник хангамжийг хөгжүүлэх, нээлттэй төслүүдийг боловсруулах зардлыг бууруулах, үйлдвэрлэлийн үйлдвэрүүдтэй харилцах харилцааг хялбарчлахад чиглэгддэг. Энэхүү санаачилгын ачаар хэн ч анхны загвар үйлдвэрлэх өндөр зардлаас айхгүйгээр өөрийн хувийн чипийг боловсруулж эхлэх боломжтой. Үйлдвэрлэл, сав баглаа боодол, тээвэрлэлтийн бүх зардлыг Google хариуцна.
Үнэгүй үйлдвэрлэлийн хөтөлбөрт хамрагдах өргөдлийг хоёр сард нэг удаа гаргаж болно. Хамгийн ойрын слотыг 8-р сарын 30-нд хааж, түүнд орж чадсан чипүүд 18-р сарын 40-нд бэлэн болж, 40-р сарын 50-нд зохиогчдод илгээгдэнэ. Ирүүлсэн өргөдлүүдээс 5 төслийг сонгосон (хэрэв ирүүлсэн өргөдлийн тоо XNUMX-өөс бага бол зөв эсэхийг шалгасан бүх төслийг үйлдвэрлэлд оруулна). Үйлдвэрлэлийн үр дүнд үндэслэн хөгжүүлэгч XNUMX чип, суулгасан чиптэй XNUMX хавтанг хүлээн авна.
Өргөдлийг зөвхөн нээлттэй лицензийн дагуу бүрэн тараасан төслүүдээс хүлээн авна, нууцыг задруулахгүй байх гэрээнд (NDA) ороогүй, тэдгээрийн бүтээгдэхүүний ашиглалтын хүрээг хязгаарлаагүй. Үйлдвэрлэлийн өгөгдлийг GDSII форматаар дамжуулж, өгөгдсөн туршилтын багцыг давж, эх дизайны файлуудаас хуулбарлах ёстой (өөрөөр хэлбэл, нээлттэй эхийн төсөл оруулах, гэхдээ та үйлдвэрлэлд зориулж хувийн загвар гаргах боломжгүй).
Нээлттэй чип хөгжүүлэлтийг хялбарчлахын тулд дараах нээлттэй эхийн хэрэгслүүдийг ашиглах боломжтой.
- SkyWater PDK (Process Design Kit) нь SkyWater үйлдвэрт хэрэглэгдэж буй 130 нм техникийн процессыг (SKY130) тайлбарлаж, микро схемийг үйлдвэрлэхэд шаардлагатай дизайны файлуудыг бэлтгэх боломжийг олгодог багаж хэрэгсэл юм.
- OpenLane нь програмын тусгай чипүүдийн (ASIC) RTL хэлхээний дизайныг чипний үйлдвэрүүдэд ашигладаг GDSII формат руу автоматаар хөрвүүлэхэд зориулагдсан бүрэлдэхүүн хэсгүүдийн багц юм.
- XLS (Accelerated HW Synthesis) нь програм хангамжийн хөгжүүлэлтийн хэв маягаар бүтээгдсэн, шаардлагатай функцүүдийн өндөр түвшний тайлбарт тохирсон чипийн техник хангамж бүхий дизайны файлуудыг нэгтгэх хэрэгсэл юм.
- Техник хангамжийн тайлбар хэлтэй (Verilog, VHDL, Chisel, nMigen) ажиллах нээлттэй хэрэгслүүдийг (Yosys, Verilator, OpenROAD) дэмждэг Bazel угсралтын системийн дүрмийн багц.
- OpenROAD нь нээлттэй эхийн бичил схемийг боловсруулах процессыг автоматжуулахад зориулагдсан хүрээ юм.
- Verible нь Verilog хэл дээр задлан шинжлэгч, хэв маягийн форматын систем, линтер зэрэг хөгжүүлэх хэрэгслүүдийн багц юм.
Эх сурвалж: opennet.ru