खुल्या RISC-V आर्किटेक्चरचा विस्तार USB 2.0 आणि USB 3.x इंटरफेससह केला गेला आहे.
आनंदटेक वेबसाइटवरील आमच्या सहकाऱ्यांनी सुचवल्याप्रमाणे, खुल्या RISC-V आर्किटेक्चरवरील जगातील पहिल्या SoC विकासकांपैकी एक, SiFive ने USB 2.0 आणि USB 3.x इंटरफेससाठी IP ब्लॉक्सच्या स्वरूपात बौद्धिक संपत्तीचे पॅकेज मिळवले. इनोव्हेटिव्ह लॉजिक, इंटरफेससह रेडी-टू-इंटिग्रेट परवानाधारक ब्लॉक्सच्या विकासामध्ये तज्ञ असलेल्या या कराराचा निष्कर्ष काढला गेला. नाविन्यपूर्ण तर्कशास्त्र यापूर्वी नोंदवले गेले आहे […]