व्होर्टेक्स 2.0 उपलब्ध आहे, RISC-V आर्किटेक्चरवर आधारित एक मुक्त स्रोत GPGPU

व्होर्टेक्स प्रकल्पाची दुसरी आवृत्ती प्रकाशित करण्यात आली आहे, जी ओपनसीएल API आणि SIMT (सिंगल इंस्ट्रक्शन, मल्टीपल थ्रेड्स) एक्झिक्युशन मॉडेल वापरून समांतर संगणन करण्यासाठी डिझाइन केलेले RISC-V इंस्ट्रक्शन सेट आर्किटेक्चरवर आधारित ओपन GPGPU विकसित करत आहे. प्रकल्पाचा वापर 3D ग्राफिक्सच्या क्षेत्रात संशोधन करण्यासाठी आणि नवीन GPU आर्किटेक्चर विकसित करण्यासाठी देखील केला जाऊ शकतो. योजना, हार्डवेअर ब्लॉक्सचे व्हेरिलॉग भाषेतील वर्णन, सिम्युलेटर, ड्रायव्हर्स आणि सोबतचे डिझाइन दस्तऐवजीकरण Apache 2.0 लायसन्स अंतर्गत वितरित केले जातात.

GPGPU चा कोर एक सामान्य RISC-V ISA आहे, जी GPU कार्यक्षमता आणि थ्रेड नियंत्रणास समर्थन देण्यासाठी आवश्यक असलेल्या काही अतिरिक्त सूचनांसह विस्तारित आहे. त्याच वेळी, RISC-V इंस्ट्रक्शन सेट आर्किटेक्चरमधील बदल कमीत कमी ठेवले जातात आणि जेव्हा शक्य असेल तेव्हा विद्यमान वेक्टर सूचना वापरल्या जातात. असाच दृष्टिकोन RV64X प्रकल्पात वापरला जातो, जो RISC-V तंत्रज्ञानावर आधारित एक मुक्त GPU देखील विकसित करतो.

व्होर्टेक्स तंत्रज्ञानावर आधारित ग्राफिक्ससाठी, वल्कन ग्राफिक्स API ला समर्थन देणारा ओपन GPU स्कायबॉक्स विकसित केला जात आहे. Altera Stratix 10 FPGA च्या आधारे तयार करण्यात आलेल्या आणि 32 कोर (512 थ्रेड्स) सह स्कायबॉक्स प्रोटोटाइपने 230 MHz च्या वारंवारतेवर 3.7 गीगापिक्सेल प्रति सेकंद (29.4 गिगा ट्रान्झॅक्शन्स प्रति सेकंद) ची फिल कामगिरी साध्य करणे शक्य केले. वल्कनला समर्थन देणारे सॉफ्टवेअर आणि हार्डवेअर अंमलबजावणीसह हे पहिले खुले GPU आहे.

व्होर्टेक्सची मुख्य वैशिष्ट्ये:

• 32- आणि 64-बिट RISC-V इंस्ट्रक्शन सेट आर्किटेक्चर्स RV32IMF आणि RV64IMAFD ला समर्थन देते.
• कोर, टास्क ब्लॉक्स (वॉर्प्स) आणि थ्रेड्सची कॉन्फिगर करण्यायोग्य संख्या.
• प्रति कोर ALUs, FPUs, LSUs आणि SFU ची कॉन्फिगर करण्यायोग्य संख्या.
• समायोज्य पाइपलाइन समस्या रुंदी.
• पर्यायी सामायिक मेमरी आणि L1, L2 आणि L3 कॅशे.
• OpenCL 1.2 तपशील समर्थन.
• FPGA Altera Arria 10, Altera Stratix 10, Xilinx Alveo U50, U250, U280 आणि Xilinx Versal VCK5000 वर आधारित अंमलबजावणीची शक्यता.
• प्रगत सूचना: टेक्सचर प्रोसेसिंगला गती देण्यासाठी "tex", रास्टरायझेशन नियंत्रित करण्यासाठी vx_rast, तुकड्यांना हाताळण्यासाठी vx_rop, खोली आणि पारदर्शकता, गुणाकार करण्यासाठी vx_imadd आणि ऑपरेशन्स जोडण्यासाठी, vx_wspawn, vx_tmc आणि vx_bar, सूचना कडा सक्रिय करण्यासाठी vx_bar, वेव्हफ्रॉनचा सेट आणि वाचन SIMD इंजिन द्वारे समांतर कार्यान्वित केले जाते), vx_split आणि vx_join.
• SPIR-V शेडर्सच्या इंटरमीडिएट प्रतिनिधित्वासाठी समर्थन OpenCL मध्ये भाषांतराद्वारे लागू केले जाते.
• अॅप्लिकेशन डेव्हलपमेंटसाठी, एक टूलकिट ऑफर केली जाते, ज्यामध्ये PoCL (कंपायलर आणि रनटाइम ओपनसीएल), LLVM/Clang, GCC आणि बिन्युटिल्स व्होर्टेक्ससोबत काम करण्यासाठी रुपांतरित केले जातात.
• चिप सिम्युलेशन व्हेरिलेटर (व्हेरिलॉग सिम्युलेटर), RTLSIM (RTL सिम्युलेशन) आणि SimX (सॉफ्टवेअर सिम्युलेशन) वापरून समर्थित आहे.

व्होर्टेक्स 2.0 मधील बदलांपैकी:

• मायक्रोआर्किटेक्चर ऑप्टिमाइझ केले गेले आहे.
• 64-बिट RISC-V RV64IMAFD इंस्ट्रक्शन सेट आर्किटेक्चरसाठी समर्थन जोडले.
• Xilinx FPGA वर आधारित अंमलबजावणीची शक्यता जोडली.
• एलएलव्हीएम १६ साठी समर्थन जोडले आणि Ubuntu 20.04.
• रीफॅक्टरिंग केले गेले आहे आणि गुणवत्तेचे मूल्यांकन करताना आढळलेले दोष सुधारले गेले आहेत.

स्त्रोत: opennet.ru