ओपन सोर्स Libre-SOC चिपचा पहिला प्रोटोटाइप उत्पादनासाठी तयार आहे

लिबर-एसओसी प्रकल्प, जो सीडीसी 6600 शैलीमध्ये हायब्रिड आर्किटेक्चरसह एक ओपन चिप विकसित करत आहे, ज्यामध्ये, चिपचा आकार आणि जटिलता कमी करण्यासाठी, सीपीयू, व्हीपीयू आणि जीपीयू सूचना वेगळ्या केल्या जात नाहीत आणि एका ISA मध्ये ऑफर केल्या जातात. , प्रथम चाचणी नमुना उत्पादनात हस्तांतरित करण्याच्या टप्प्यावर पोहोचला आहे. हा प्रकल्प मूळतः Libre RISC-V या नावाने विकसित करण्यात आला होता, परंतु RISC-V ला OpenPOWER 3.0 इंस्ट्रक्शन सेट आर्किटेक्चर (ISA) ने बदलण्याचा निर्णय घेतल्यानंतर त्याचे Libre-SOC असे नामकरण करण्यात आले.

सिंगल-बोर्ड कॉम्प्युटर, नेटबुक आणि विविध पोर्टेबल उपकरणांमध्ये वापरता येणारी चिप (SoC) वर पूर्ण, पूर्णपणे खुली आणि रॉयल्टी-मुक्त प्रणाली तयार करणे हे प्रकल्पाचे उद्दिष्ट आहे. CPU-विशिष्ट सूचना आणि सामान्य-उद्देश रजिस्टर्स व्यतिरिक्त, Libre-SOC एकाच प्रोसेसर फंक्शनल ब्लॉकमध्ये व्हेक्टर ऑपरेशन्स आणि VPUs आणि GPU ची विशिष्ट गणना करण्याची क्षमता प्रदान करते. चिप OpenPOWER इंस्ट्रक्शन सेट आर्किटेक्चर, व्हेक्टरायझेशन आणि डेटाच्या समांतर प्रक्रियेसाठी सूचनांसह सिंपल-व्ही विस्तार, तसेच ARGB रूपांतरण आणि सामान्य 3D ऑपरेशन्ससाठी विशेष सूचना वापरते.

GPU सूचना Vulkan ग्राफिक्स API, आणि VPU सह वापरण्यावर केंद्रित आहेत YUV-RGB रूपांतरण आणि MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, ​​AV1, MP3 चे डीकोडिंग. , AC3, Vorbis formats आणि Opus. Mesa साठी एक विनामूल्य ड्रायव्हर विकसित केला जात आहे जो Vulkan ग्राफिक्स API चे हार्डवेअर-त्वरित सॉफ्टवेअर अंमलबजावणी प्रदान करण्यासाठी Libre-SOC ची क्षमता वापरतो. उदाहरणार्थ, Libre-SOC मध्ये उपलब्ध असलेल्या विशेष सूचना वापरून कार्यान्वित करण्यासाठी JIT इंजिन वापरून वल्कन शेडर्सचे भाषांतर केले जाऊ शकते.

पुढील चाचणी प्रोटोटाइपमध्ये, ते SVP64 (व्हेरिएबल-लेन्थ व्हेक्टरायझेशन) एक्स्टेंशन लागू करण्याची योजना आखत आहेत, ज्यामुळे Libre-SOC ला वेक्टर प्रोसेसर म्हणून वापरता येईल (32 64-बिट सामान्य-उद्देश रजिस्टर व्यतिरिक्त, 128 रजिस्टर प्रदान केले जातील. वेक्टर गणनेसाठी). पहिल्या प्रोटोटाइपमध्ये 300 मेगाहर्ट्झवर चालणारा फक्त एक कोर समाविष्ट आहे, परंतु दोन वर्षांत 4-कोर आवृत्ती, नंतर 8-कोर आवृत्ती आणि दीर्घकालीन 64-कोर आवृत्ती जारी करण्याची योजना आहे.

चिपची पहिली बॅच TSMC द्वारे 180nm प्रक्रिया तंत्रज्ञान वापरून तयार केली जाईल. प्रकल्पाच्या सर्व घडामोडी मोफत परवान्यांतर्गत वितरीत केल्या जातात, ज्यात GDS-II स्वरूपातील फाइल्ससह चिपच्या संपूर्ण टोपोलॉजीच्या वर्णनासह, तुमचे स्वतःचे उत्पादन सुरू करण्यासाठी पुरेसे आहे. Libre-SOC ही IBM द्वारे उत्पादित न केलेल्या पॉवर आर्किटेक्चरवर आधारित पहिली पूर्णपणे स्वतंत्र चिप असेल. विकासामध्ये nMigen हार्डवेअर वर्णन भाषा (Python वर आधारित HDL, VHDL आणि Verilog न वापरता), Chips4Makers प्रकल्पातील FlexLib मानक सेल लायब्ररी आणि HDL वरून GDS-II मध्ये रूपांतरित करण्यासाठी मोफत Coriolis2 VLSI टूलकिटचा वापर केला.

Libre-SOC च्या विकासाला NLnet फाउंडेशनने निधी दिला होता, ज्याने पडताळणीयोग्य आणि विश्वासार्ह मूलभूत तांत्रिक उपाय तयार करण्याच्या कार्यक्रमाचा भाग म्हणून पूर्णपणे खुली चिप तयार करण्यासाठी 400 हजार युरोचे वाटप केले. चिपचा आकार 5.5x5.9 मिमी आहे आणि त्यात 130 हजार लॉजिक गेट्स आहेत. यात चार 4KB SRAM मॉड्यूल आणि 300 MHz फेज-लॉक लूप (PLL) युनिट आहे.

स्त्रोत: opennet.ru