तैपेई येथील एका परिषदेत कार्यरत PCI एक्सप्रेस 5.0 इंटरफेस दाखवण्यात आला

तुम्हाला माहिती आहेच की, PCI एक्सप्रेस इंटरफेसचा क्युरेटर, PCI-SIG या आंतर-औद्योगिक गटाला, PCI एक्सप्रेस बसची स्पेसिफिकेशन्स आवृत्ती 5.0 वापरून नवीन आवृत्ती बाजारात आणण्यासाठी शेड्यूलच्या खूप मागे पडण्याची घाई आहे. PCIe 5.0 वैशिष्ट्यांच्या अंतिम आवृत्तीला याद्वारे मान्यता देण्यात आली आहे वसंत .तू मध्ये, आणि नवीन वर्षात अद्ययावत बससाठी समर्थन असलेली उपकरणे बाजारात दिसली पाहिजेत. आम्‍ही तुम्‍हाला आठवण करून देतो की, PCIe 4.0 च्या तुलनेत, PCIe 5.0 लाईनसह ट्रान्स्फर स्पीड प्रति सेकंद 32 गिगा ट्रान्झॅक्‍शन (32 GT/s) पर्यंत दुप्पट होईल.

तपशील हे तपशील आहेत, परंतु नवीन इंटरफेसच्या व्यावहारिक अंमलबजावणीसाठी, तृतीय-पक्ष नियंत्रक विकासकांना परवाना देण्यासाठी कार्यरत सिलिकॉन आणि ब्लॉक्स आवश्यक आहेत. तैपेई येथील परिषदेत काल आणि आज यापैकी एक निर्णय दाखवले कंपन्या Astera Labs, Synopsys आणि Intel. असा दावा केला जातो की हा पहिला सर्वसमावेशक उपाय आहे जो उत्पादनात अंमलबजावणीसाठी आणि परवाना देण्यासाठी पूर्णपणे तयार आहे.

तैवानमध्ये दर्शविलेले प्लॅटफॉर्म Intel ची प्री-प्रॉडक्शन चिप, Synopsys DesignWare कंट्रोलर आणि कंपनीचा PCIe 5.0 फिजिकल लेयर वापरते, जे परवान्याअंतर्गत खरेदी केले जाऊ शकते, तसेच Astera Labs कडून retimers. रेटिमर हे चिप्स आहेत जे हस्तक्षेपाच्या उपस्थितीत किंवा कमकुवत सिग्नलच्या घटनेत घड्याळाच्या डाळींची अखंडता पुनर्संचयित करतात.

तुम्ही कल्पना करू शकता की, एका ओळीवर डेटा ट्रान्समिशनचा वेग जसजसा वाढत जातो, तसतशी कम्युनिकेशन लाईन्स लांबत असताना सिग्नलची अखंडता कमी होते. उदाहरणार्थ, PCIe 4.0 लाइनच्या वैशिष्ट्यांनुसार, लाइनवर कनेक्टर न वापरता ट्रान्समिशन रेंज केवळ 30 सेमी आहे. PCIe 5.0 लाइनसाठी, हे अंतर आणखी कमी असेल आणि इतक्या अंतरावर देखील ते समाविष्ट करणे आवश्यक आहे. कंट्रोलर सर्किट मध्ये retimers. Astera Labs ने PCIe 4.0 इंटरफेस आणि PCIe 5.0 इंटरफेसचा भाग म्हणून दोन्ही ऑपरेट करू शकणारे रिटाइमर्स विकसित करण्यात व्यवस्थापित केले, जे कॉन्फरन्समध्ये प्रदर्शित झाले.

स्त्रोत: 3dnews.ru