GCC मध्ये संकलन प्रक्रियेच्या समांतरीकरणासाठी समर्थन जोडण्यासाठी प्रकल्प

संशोधन प्रकल्पाचा भाग म्हणून समांतर GCC GCC मध्‍ये एक वैशिष्‍ट्य जोडण्‍याचे काम सुरू झाले आहे जे संकलित प्रक्रियेला अनेक समांतर थ्रेडमध्‍ये विभागण्‍याची अनुमती देते. सध्या, मल्टी-कोर सिस्टम्सवर बिल्ड स्पीड वाढवण्यासाठी, मेक युटिलिटी वेगळ्या कंपाइलर प्रक्रियांचा वापर करते, ज्यापैकी प्रत्येक स्वतंत्र कोड फाइल तयार करते. नवीन प्रकल्प कंपाइलर स्तरावर समांतरीकरण प्रदान करण्याचा प्रयोग करत आहे, ज्यामुळे बहु-कोर सिस्टीमवर कार्यक्षमतेत सुधारणा होईल.

चाचणीसाठी तयार GCC ची एक वेगळी समांतर शाखा, जी थ्रेड्सची संख्या सेट करण्यासाठी नवीन पॅरामीटर “—param=num-threads=N” ऑफर करते. सुरुवातीच्या टप्प्यावर, आम्ही आंतरप्रक्रियात्मक ऑप्टिमायझेशनचे हस्तांतरण स्वतंत्र थ्रेडमध्ये लागू केले, ज्याला प्रत्येक फंक्शनसाठी चक्रीय म्हटले जाते आणि सहजपणे समांतर केले जाऊ शकते. हार्डवेअर-स्वतंत्र ऑप्टिमायझेशनसाठी जबाबदार GIMPLE ऑपरेशन्स जे एकमेकांशी फंक्शन्सच्या परस्परसंवादाचे मूल्यमापन करतात ते स्वतंत्र थ्रेडमध्ये ठेवलेले आहेत.

पुढील टप्प्यावर, हार्डवेअर प्लॅटफॉर्मची वैशिष्ट्ये विचारात घेऊन, आंतरप्रक्रियात्मक RTL ऑप्टिमायझेशन वेगळ्या थ्रेडमध्ये हलविण्याचे देखील नियोजित आहे. त्यानंतर, आम्ही कॉलच्या तपशीलाकडे दुर्लक्ष करून, फंक्शनमधील कोडवर लागू केलेल्या इंट्राप्रोसेड्युरल ऑप्टिमायझेशन (IPA) चे समांतरीकरण लागू करण्याची योजना आखत आहोत. आत्तासाठी मर्यादित दुवा म्हणजे कचरा संकलक, ज्याने एक जागतिक लॉक जोडला आहे जो मल्टि-थ्रेडेड मोडमध्ये चालत असताना कचरा संकलन ऑपरेशन्स अक्षम करतो (भविष्यात कचरा गोळा करणारा GCC च्या मल्टी-थ्रेडेड अंमलबजावणीसाठी अनुकूल केला जाईल).

कार्यप्रदर्शनातील बदलांचे मूल्यमापन करण्यासाठी, एक चाचणी संच तयार केला गेला आहे जो gimple-match.c फाइल एकत्र करतो, ज्यामध्ये 100 हजार पेक्षा जास्त कोड आणि 1700 फंक्शन्स समाविष्ट आहेत. इंटेल कोर i5-8250U CPU सह 4 फिजिकल कोर आणि 8 व्हर्च्युअल (हायपरथ्रेडिंग) असलेल्या सिस्टीमवरील चाचण्यांमध्ये 7 थ्रेड चालवताना 4 ते 2 सेकंदांपर्यंत आणि 3 चालवताना 4 सेकंदांपर्यंत इंट्रा प्रोसिजरल GIMPLE ऑप्टिमायझेशनच्या अंमलबजावणीच्या वेळेत घट दिसून आली. धागे, म्हणजे विचाराधीन असेंबली स्टेजच्या गतीमध्ये अनुक्रमे 1.72 आणि 2.52 पट वाढ झाली. हायपरथ्रेडिंगसह व्हर्च्युअल कोर वापरल्याने कार्यक्षमतेत वाढ होत नाही हे देखील चाचण्यांनी दर्शविले आहे.

एकूण बिल्ड टाइम अंदाजे 10% ने कमी करण्यात आला, परंतु अंदाजानुसार, समांतर RTL ऑप्टिमायझेशन अधिक मूर्त परिणाम प्राप्त करण्यास अनुमती देईल, कारण संकलनादरम्यान या स्टेजला अधिक वेळ लागतो. अंदाजे RTL समांतरीकरणानंतर, एकूण असेंब्ली वेळ 1.61 पट कमी होईल. यानंतर, IPA ऑप्टिमायझेशन समांतर करून बिल्ड टाइम आणखी 5-10% कमी करणे शक्य होईल.

स्त्रोत: opennet.ru