Dalam seni bina platform x86, dua trend telah muncul yang saling melengkapi. Menurut satu versi, kita perlu bergerak ke arah menyepadukan sumber pengkomputeran dan kawalan ke dalam satu cip. Pendekatan kedua menggalakkan pengagihan tanggungjawab: pemproses dilengkapi dengan bas berprestasi tinggi yang membentuk ekosistem berskala persisian. Ia membentuk asas topologi logik sistem Intel C620 untuk platform peringkat tinggi.
Perbezaan asas daripada cipset Intel C610 sebelumnya ialah pengembangan saluran komunikasi antara pemproses dan peranti yang disertakan dalam cip PCH melalui penggunaan pautan PCIe bersama bas DMI tradisional.
Mari kita lihat dengan lebih dekat inovasi jambatan selatan Intel Lewisburg: apakah pendekatan evolusi dan revolusioner yang telah mengembangkan kuasanya dalam berkomunikasi dengan pemproses?
Perubahan evolusi dalam komunikasi CPU-PCH
Sebagai sebahagian daripada pendekatan evolusi, saluran komunikasi utama antara CPU dan jambatan selatan, iaitu bas DMI (Direct Media Interface), menerima sokongan untuk mod PCIe x4 Gen3 dengan prestasi 8.0 GT/S. Sebelum ini, dalam Intel C610 PCH, komunikasi antara pemproses dan logik sistem dilakukan dalam mod PCIe x4 Gen 2 pada lebar jalur 5.0 GT/S.
Perbandingan fungsi logik sistem Intel C610 dan C620
Ambil perhatian bahawa subsistem ini jauh lebih konservatif daripada port PCIe terbina dalam pemproses, biasanya digunakan untuk menyambungkan GPU dan pemacu NVMe, di mana PCIe 3.0 telah digunakan untuk masa yang lama dan peralihan kepada PCI Express Gen4 dirancang.
Perubahan revolusioner dalam komunikasi CPU-PCH
Perubahan revolusioner termasuk penambahan saluran komunikasi CPU-PCH PCIe baharu, dipanggil Pautan Atas Tambahan. Secara fizikal, ini ialah dua port PCI Express yang beroperasi dalam mod PCIe x8 Gen3 dan PCIe x16 Gen3, kedua-duanya 8.0 GT/S.
Untuk interaksi antara CPU dan Intel C620 PCH, 3 bas digunakan: DMI dan dua port PCI Express
Mengapakah perlu untuk menyemak semula topologi komunikasi sedia ada dengan Intel C620? Pertama, sehingga 4x pengawal rangkaian 10GbE dengan fungsi RDMA boleh disepadukan ke dalam PCH. Kedua, pemproses bersama Intel QuickAssist Technology (QAT) generasi baharu dan lebih pantas, yang menyediakan sokongan perkakasan untuk pemampatan dan penyulitan, bertanggungjawab untuk menyulitkan trafik rangkaian dan pertukaran dengan subsistem storan. Dan akhirnya, "enjin inovasi" - , yang hanya akan tersedia kepada OEM.
Skalabiliti dan fleksibiliti
Ciri penting ialah keupayaan untuk memilih bukan sahaja topologi sambungan PCH, tetapi juga keutamaan sumber dalaman cip dalam akses kepada saluran komunikasi berkelajuan tinggi dengan pemproses pusat (pemproses). Selain itu, dalam EPO khas (Mod EndPoint Only), sambungan PCH dijalankan dalam status peranti PCI Express biasa yang mengandungi sumber 10 GbE dan Intel QAT. Pada masa yang sama, antara muka DMI klasik, serta beberapa subsistem Legacy, ditunjukkan dalam warna hitam dalam rajah, dilumpuhkan.
Seni bina dalaman cip Intel C620 PCH
Secara teori, ini memungkinkan untuk menggunakan lebih daripada satu cip Intel C620 PCH dalam sistem, menskalakan 10 GbE dan fungsi Intel QAT untuk memenuhi keperluan prestasi. Pada masa yang sama, fungsi Legacy yang hanya diperlukan dalam satu salinan boleh didayakan hanya pada salah satu cip PCH yang dipasang.
Jadi, keputusan akhir dalam reka bentuk akan menjadi milik pembangun platform, bertindak atas dasar kedua-dua faktor teknologi dan pemasaran selaras dengan kedudukan setiap produk tertentu.
Sumber: www.habr.com