Untuk masa yang lama
Pakar CEA-Leti untuk simposium Teknologi & Litar VLSI 2020
Samsung, setakat yang kita tahu, dengan permulaan pengeluaran cip 3-nm, merancang untuk menghasilkan transistor GAA dua peringkat dengan dua saluran rata (nanopage) terletak satu di atas yang lain, dikelilingi pada semua sisi oleh pintu pagar. Pakar CEA-Leti telah menunjukkan bahawa adalah mungkin untuk menghasilkan transistor dengan tujuh saluran halaman nano dan pada masa yang sama menetapkan saluran kepada lebar yang diperlukan. Sebagai contoh, transistor GAA eksperimen dengan tujuh saluran dikeluarkan dalam versi dengan lebar dari 15 nm hingga 85 nm. Adalah jelas bahawa ini membolehkan anda menetapkan ciri-ciri yang tepat untuk transistor dan menjamin kebolehulangannya (mengurangkan penyebaran parameter).
Menurut orang Perancis, lebih banyak tahap saluran dalam transistor GAA, lebih besar lebar berkesan jumlah saluran dan, oleh itu, lebih baik kawalan transistor. Juga, dalam struktur berbilang lapisan terdapat kurang arus kebocoran. Sebagai contoh, transistor GAA tujuh peringkat mempunyai arus kebocoran tiga kali lebih rendah daripada satu dua peringkat (secara relatifnya, seperti Samsung GAA). Nah, industri akhirnya telah menemui jalan ke atas, beralih daripada peletakan mendatar elemen pada cip kepada menegak. Nampaknya litar mikro tidak perlu menambah luas hablur untuk menjadi lebih pantas, lebih berkuasa dan cekap tenaga.
Sumber: 3dnews.ru