Memandangkan halangan yang semakin menghampiri dalam pengeluaran cip, yang merupakan kemustahilan untuk mengurangkan lagi proses teknikal, pembungkusan kristal berbilang cip semakin diketengahkan. Prestasi pemproses masa hadapan akan diukur dengan kerumitan, atau lebih baik lagi, kerumitan penyelesaian. Lebih banyak fungsi diberikan kepada cip pemproses kecil, lebih berkuasa dan cekap keseluruhan platform. Dalam kes ini, pemproses itu sendiri akan menjadi platform jisim kristal heterogen yang disambungkan oleh bas berkelajuan tinggi, yang tidak akan menjadi lebih buruk (dari segi kelajuan dan penggunaan) berbanding jika ia adalah satu kristal monolitik. Dalam erti kata lain, pemproses akan menjadi papan induk dan satu set kad pengembangan, termasuk memori, peranti dan sebagainya.
Intel telah pun menunjukkan pelaksanaan dua teknologi proprietari untuk pembungkusan spatial bagi kristal yang berbeza dalam satu pakej. Ini ialah EMIB dan . Yang pertama ialah antara muka jambatan yang dibina ke dalam substrat "pemasangan" untuk susunan kristal mendatar, dan yang kedua ialah susunan kristal tiga dimensi atau bertindan menggunakan, antara lain, melalui saluran pengetatan menegak TSV. Menggunakan teknologi EMIB, syarikat itu menghasilkan FPGA generasi Stratix X dan pemproses hibrid Kaby Lake G, dan teknologi Foveros akan dilaksanakan dalam produk komersial pada separuh kedua tahun ini. Sebagai contoh, ia akan digunakan untuk menghasilkan pemproses komputer riba Lakefield.
Sudah tentu, Intel tidak akan berhenti di situ dan akan terus aktif membangunkan teknologi untuk pembungkusan cip progresif. Pesaing melakukan perkara yang sama. Bagaimana , dan Samsung sedang membangunkan teknologi untuk susunan spatial kristal (ciplet) dan berhasrat untuk terus menarik selimut peluang baharu kepada diri mereka sendiri.
Baru-baru ini, pada persidangan SEMICON Barat, Intel sekali lagi bahawa teknologinya untuk pembungkusan berbilang cip berkembang pada kadar yang baik. Acara itu menyampaikan tiga teknologi, yang pelaksanaannya akan berlaku dalam masa terdekat. Ia mesti dikatakan bahawa ketiga-tiga teknologi tidak akan menjadi piawaian industri. Intel menyimpan semua pembangunan untuk dirinya sendiri dan hanya akan menyediakannya kepada pelanggan untuk pembuatan kontrak.
Yang pertama daripada tiga teknologi baharu untuk pembungkusan spatial chiplet ialah Co-EMIB. Ini adalah gabungan teknologi antara muka jambatan EMIB kos rendah dengan chiplet Foveros. Reka bentuk tindanan berbilang cip Foveros boleh disambungkan dengan pautan EMIB mendatar ke dalam sistem yang kompleks tanpa mengorbankan daya pengeluaran atau prestasi. Intel mendakwa bahawa kependaman dan daya pemprosesan semua antara muka berbilang lapisan tidak akan lebih buruk daripada dalam cip monolitik. Malah, disebabkan ketumpatan melampau kristal heterogen, prestasi keseluruhan dan kecekapan tenaga penyelesaian dan antara muka akan lebih tinggi daripada dalam kes penyelesaian monolitik.
Buat pertama kalinya, teknologi Co-EMIB boleh digunakan untuk menghasilkan pemproses hibrid Intel untuk superkomputer Aurora, dijangka dihantar pada akhir 2021 (projek bersama antara Intel dan Cray). Pemproses prototaip ditunjukkan di SEMICON West sebagai timbunan 18 dadu kecil pada satu dadu besar (Foveros), sepasang daripadanya disambungkan secara mendatar oleh sambung EMIB.
Yang kedua daripada tiga teknologi pembungkusan cip spatial baharu Intel dipanggil Omni-Directional Interconnect (ODI). Teknologi ini tidak lebih daripada penggunaan antara muka EMIB dan Foveros untuk sambungan elektrik mendatar dan menegak kristal. Apa yang menjadikan ODI sebagai item yang berasingan ialah hakikat bahawa syarikat itu melaksanakan bekalan kuasa untuk ciplet dalam timbunan menggunakan sambungan TSV menegak. Pendekatan ini akan memungkinkan untuk mengagihkan makanan dengan berkesan. Pada masa yang sama, rintangan saluran TSV 70-ΞΌm untuk bekalan kuasa dikurangkan dengan ketara, yang akan mengurangkan bilangan saluran yang diperlukan untuk membekalkan kuasa dan membebaskan kawasan pada cip untuk transistor (contohnya).
Akhirnya, Intel memanggil antara muka cip-ke-cip MDIO teknologi ketiga untuk pembungkusan spatial. Ini ialah Bas Antara Muka Lanjutan (AIB) dalam bentuk lapisan fizikal untuk pertukaran isyarat antara cip. Tegasnya, ini adalah generasi kedua bas AIB, yang sedang dibangunkan Intel untuk DARPA. Generasi pertama AIB telah diperkenalkan pada 2017 dengan keupayaan untuk memindahkan data ke atas setiap kenalan pada kelajuan 2 Gbit/s. Bas MDIO akan menyediakan pertukaran pada kelajuan 5,4 Gbit/s. Pautan ini akan menjadi pesaing kepada bas TSMC LIPINCON. Kelajuan pemindahan LIPINCON lebih tinggi - 8 Gbit/s, tetapi Intel MDIO mempunyai ketumpatan GB/s yang lebih tinggi setiap milimeter: 200 berbanding 67, jadi Intel mendakwa pembangunan yang tidak lebih buruk daripada pesaingnya.
Sumber: 3dnews.ru