Seperti yang anda ketahui, kurator antara muka PCI Express, kumpulan antara industri PCI-SIG, sedang tergesa-gesa untuk mengimbangi ketinggalan lama di belakang jadual dalam membawa ke pasaran versi baharu bas PCI Express menggunakan spesifikasi versi 5.0. Versi akhir spesifikasi PCIe 5.0 telah diluluskan oleh ini , dan pada tahun baharu peranti dengan sokongan untuk bas yang dikemas kini akan muncul di pasaran. Biar kami ingatkan anda bahawa, berbanding PCIe 4.0, kelajuan pemindahan sepanjang talian PCIe 5.0 akan berganda kepada 32 gigatransaksi sesaat (32 GT/s).
Spesifikasi adalah spesifikasi, tetapi untuk pelaksanaan praktikal antara muka baharu, silikon dan blok berfungsi diperlukan untuk pelesenan kepada pembangun pengawal pihak ketiga. Salah satu daripada keputusan ini semalam dan hari ini pada persidangan di Taipei syarikat Astera Labs, Synopsys dan Intel. Ia didakwa bahawa ini adalah penyelesaian komprehensif pertama yang bersedia sepenuhnya untuk pelaksanaan dalam pengeluaran dan untuk pelesenan.
Platform yang ditunjukkan di Taiwan menggunakan cip pra-pengeluaran Intel, pengawal Synopsys DesignWare dan lapisan fizikal PCIe 5.0 syarikat, yang boleh dibeli di bawah lesen, serta retimer daripada Astera Labs. Retimer ialah cip yang memulihkan integriti denyutan jam dengan adanya gangguan atau sekiranya isyarat lemah.
Seperti yang anda boleh bayangkan, apabila kelajuan penghantaran data pada satu talian meningkat, integriti isyarat cenderung menurun apabila talian komunikasi memanjang. Sebagai contoh, mengikut spesifikasi untuk talian PCIe 4.0, julat penghantaran tanpa menggunakan penyambung pada talian adalah hanya 30 cm. Bagi talian PCIe 5.0, jarak ini akan menjadi lebih pendek dan walaupun pada jarak sedemikian adalah perlu untuk memasukkan retimer dalam litar pengawal. Astera Labs berjaya membangunkan retimer yang boleh beroperasi dalam antara muka PCIe 4.0 dan sebagai sebahagian daripada antara muka PCIe 5.0, yang ditunjukkan pada persidangan itu.
Sumber: 3dnews.ru