Seni bina RISC-V terbuka telah dikembangkan dengan antara muka USB 2.0 dan USB 3.x

Seperti yang dicadangkan oleh rakan sekerja kami dari tapak AnandTech, salah satu pembangun SoC pertama di dunia pada seni bina terbuka RISC-V, syarikat itu YaLima memperoleh pakej harta intelek dalam bentuk blok IP antara muka USB 2.0 dan USB 3.x. Perjanjian itu dimuktamadkan dengan Logik Inovatif, pakar dalam pembangunan blok berlesen sedia untuk disepadukan dengan antara muka. Logik Inovatif telah sebelum ini tercatat tawaran menarik untuk pelesenan percubaan percuma blok USB 3.0 IP. Perjanjian dengan SiFive adalah apotheosis daripada eksperimen tersebut. Melangkah ke hadapan, harta bekas Logik Inovatif akan kekal sebagai sebahagian daripada platform reka bentuk RISC-V SoC percuma dan komersial. Huawei pasti akan menyukai ini jika akhirnya mereka akan memberi tekanan kepada anda dengan ARM dan x86.

Seni bina RISC-V terbuka telah dikembangkan dengan antara muka USB 2.0 dan USB 3.x

Sebelum pembelian blok IP Logik Inovatif, SiFive terpaksa melesenkan blok dengan antara muka USB daripada pembangun pihak ketiga, yang, khususnya, mengehadkan keupayaan untuk melesenkan platform secara bebas untuk membangunkan penyelesaian pada RISC-V. Sehubungan itu, minat terhadap RISC-V menurun. Perjanjian dengan Logik Inovatif akan menyediakan platform dengan antara muka yang paling maju, termasuk USB 3.x Type-C, yang pembangunannya hanya diselesaikan oleh beberapa syarikat di dunia.

Seni bina RISC-V terbuka telah dikembangkan dengan antara muka USB 2.0 dan USB 3.x

Bersama-sama dengan pemilikan IP SiFive, kakitangan pembangunan Logik Inovatif, yang terletak di Bangalore, India, akan dipindahkan ke SiFive. Sebagai sebahagian daripada SiFive, bekas pakar Logik Inovatif akan terus membangunkan blok IP dengan antara muka USB. Butiran perjanjian itu tidak didedahkan. Ia juga tidak dinyatakan untuk proses teknikal mana blok dengan antara muka yang dipindahkan di bawah kontrak telah dicipta. Hanya diketahui bahawa ia sesuai untuk penyepaduan ke dalam SoC dengan pengeluaran menggunakan "proses teknikal yang lebih baik". Tiada maklumat lain tersedia.



Sumber: 3dnews.ru

Tambah komen