Samsung mula menerima tempahan untuk pengeluaran cip 5nm

Samsung memanfaatkan sepenuhnya kelebihan perintisnya dalam litografi semikonduktor menggunakan pengimbas EUV. Memandangkan TSMC bersedia untuk mula menggunakan pengimbas 13,5 nm pada bulan Jun, menyesuaikannya untuk menghasilkan cip dalam generasi kedua proses 7 nm, Samsung menyelam lebih dalam dan mengisytiharkan pada penyiapan pembangunan proses teknikal dengan piawaian reka bentuk 5 nm. Selain itu, gergasi Korea Selatan itu mengumumkan permulaan menerima tempahan untuk pengeluaran penyelesaian 5-nm untuk pengeluaran wafer berbilang reka bentuk. Ini bermakna Samsung bersedia menerima reka bentuk cip digital dengan piawaian 5 nm dan menghasilkan kumpulan perintis silikon 5 nm yang berfungsi.

Membantu syarikat bergerak dengan pantas daripada menawarkan teknologi proses 7nm dengan EUV kepada menghasilkan penyelesaian 5nm juga dengan EUV adalah hakikat bahawa Samsung mengekalkan kesalingoperasian antara elemen reka bentuk (IP), alatan reka bentuk dan alat pemeriksaan. Antara lain, ini bermakna bahawa pelanggan syarikat akan menjimatkan wang untuk membeli alat reka bentuk, ujian dan blok IP siap sedia. PDK untuk reka bentuk, metodologi (DM, metodologi reka bentuk) dan platform reka bentuk automatik EDA telah tersedia sebagai sebahagian daripada pembangunan cip untuk piawaian 7-nm Samsung dengan EUV pada suku keempat tahun lepas. Semua alatan ini akan memastikan pembangunan projek digital juga untuk teknologi proses 5 nm dengan transistor FinFET.

Berbanding dengan proses 7nm menggunakan pengimbas EUV, yang syarikat itu dilancarkan pada bulan Oktober tahun lepas, teknologi proses 5 nm akan memberikan peningkatan sebanyak 25% dalam kecekapan penggunaan kawasan cip (Samsung mengelak kenyataan langsung tentang mengurangkan saiz kawasan cip sebanyak 25%, yang memberi ruang untuk menggerakkan nombor). Juga, peralihan kepada proses 5-nm sama ada akan mengurangkan penggunaan cip sebanyak 20% atau meningkatkan prestasi penyelesaian sebanyak 10%. Bonus lain ialah pengurangan bilangan topeng foto yang diperlukan untuk pengeluaran semikonduktor.

Samsung menghasilkan produk menggunakan pengimbas EUV di kilang S3 di Hwaseong. Pada separuh kedua tahun ini, syarikat itu akan menyiapkan pembinaan kemudahan baharu di sebelah Fab S3, yang akan bersedia untuk menghasilkan cip menggunakan proses EUV tahun depan.

Sumber: 3dnews.ru