Hari ini Samsung Electronics mengenai rancangan untuk pembangunan proses teknikal untuk pengeluaran semikonduktor. Syarikat itu menganggap penciptaan projek digital cip 3-nm eksperimen berdasarkan transistor MBCFET yang dipatenkan sebagai pencapaian semasa utama. Ini adalah transistor dengan berbilang saluran nanopage mendatar dalam get FET menegak (Multi-Bridge-Channel FET).
Sebagai sebahagian daripada pakatan dengan IBM, Samsung membangunkan teknologi yang sedikit berbeza untuk pengeluaran transistor dengan saluran yang dikelilingi sepenuhnya oleh pagar (GAA atau Gate-All-Around). Saluran sepatutnya dibuat nipis dalam bentuk wayar nano. Selepas itu, Samsung beralih daripada skim ini dan mematenkan struktur transistor dengan saluran dalam bentuk halaman nano. Struktur ini membolehkan anda mengawal ciri-ciri transistor dengan memanipulasi kedua-dua bilangan halaman (saluran) dan dengan melaraskan lebar halaman. Untuk teknologi FET klasik, gerakan sedemikian adalah mustahil. Untuk meningkatkan kuasa transistor FinFET, adalah perlu untuk mendarabkan bilangan sirip FET pada substrat, dan ini memerlukan kawasan. Ciri-ciri transistor MBCFET boleh diubah dalam satu pintu fizikal, yang mana anda perlu menetapkan lebar saluran dan nombornya.
Ketersediaan reka bentuk digital (dirakamkan) cip prototaip untuk pengeluaran menggunakan proses GAA membolehkan Samsung menentukan had keupayaan transistor MBCFET. Perlu diingat bahawa ini masih merupakan data pemodelan komputer dan proses teknikal baharu hanya boleh dinilai akhirnya selepas ia dilancarkan ke dalam pengeluaran besar-besaran. Walau bagaimanapun, terdapat titik permulaan. Syarikat itu berkata bahawa peralihan daripada proses 7nm (jelas generasi pertama) kepada proses GAA akan memberikan pengurangan 45% dalam kawasan die dan pengurangan 50% dalam penggunaan. Jika anda tidak menjimatkan penggunaan, produktiviti boleh ditingkatkan sebanyak 35%. Sebelum ini, Samsung melihat peningkatan penjimatan dan produktiviti apabila beralih kepada proses 3nm dipisahkan dengan koma. Ternyata ia sama ada satu atau yang lain.
Syarikat itu menganggap penyediaan platform awan awam untuk pembangun cip bebas dan syarikat fabless sebagai titik penting dalam mempopularkan teknologi proses 3nm. Samsung tidak menyembunyikan persekitaran pembangunan, pengesahan projek dan perpustakaan pada pelayan pengeluaran. Platform SAFE (Samsung Advanced Foundry Ecosystem Cloud) akan tersedia untuk pereka di seluruh dunia. Platform awan SAFE dicipta dengan penyertaan perkhidmatan awan awam utama seperti Amazon Web Services (AWS) dan Microsoft Azure. Pembangun sistem reka bentuk daripada Cadence dan Synopsys menyediakan alatan reka bentuk mereka dalam SAFE. Ini menjanjikan untuk menjadikannya lebih mudah dan lebih murah untuk mencipta penyelesaian baharu untuk proses Samsung.
Berbalik kepada teknologi proses 3nm Samsung, mari tambahkan bahawa syarikat itu mempersembahkan versi pertama pakej pembangunan cipnya - 3nm GAE PDK Versi 0.1. Dengan bantuannya, anda boleh mula mereka bentuk penyelesaian 3nm hari ini, atau sekurang-kurangnya bersedia untuk memenuhi proses Samsung ini apabila ia menjadi meluas.
Samsung mengumumkan rancangan masa depannya seperti berikut. Pada separuh kedua tahun ini, pengeluaran besar-besaran cip menggunakan proses 6nm akan dilancarkan. Pada masa yang sama, pembangunan teknologi proses 4nm akan selesai. Pembangunan produk Samsung pertama menggunakan proses 5nm akan disiapkan pada musim gugur ini, dengan pengeluaran dilancarkan pada separuh pertama tahun depan. Juga, menjelang akhir tahun ini, Samsung akan melengkapkan pembangunan teknologi proses 18FDS (18 nm pada wafer FD-SOI) dan cip eMRAM 1-Gbit. Teknologi proses dari 7 nm hingga 3 nm akan menggunakan pengimbas EUV dengan keamatan yang semakin meningkat, menjadikan setiap nanometer dikira. Lebih jauh dalam perjalanan turun, setiap langkah akan diambil dengan perjuangan.
Sumber: 3dnews.ru