Il-proġett Libre-SOC, li qed jiżviluppa ċippa miftuħa b'arkitettura ibrida fl-istil CDC 6600, li fiha, biex tnaqqas id-daqs u l-kumplessità taċ-ċippa, l-istruzzjonijiet tas-CPU, VPU u GPU mhumiex separati u offruti f'ISA waħda. , laħqet l-istadju li tittrasferixxi l-ewwel kampjun tat-test għall-produzzjoni. Il-proġett kien żviluppat oriġinarjament taħt l-isem Libre RISC-V, iżda ngħata l-isem ġdid ta’ Libre-SOC wara d-deċiżjoni li jissostitwixxi RISC-V bl-arkitettura ta’ sett ta’ struzzjonijiet (ISA) OpenPOWER 3.0.
Il-proġett għandu l-għan li joħloq sistema kompluta, kompletament miftuħa u ħielsa mir-royalties fuq ċippa (SoC) li tista’ tintuża f’kompjuters single-board, netbooks u diversi apparati portabbli. Minbarra l-istruzzjonijiet speċifiċi għas-CPU u r-reġistri għal skopijiet ġenerali, Libre-SOC jipprovdi l-kapaċitajiet biex iwettaq operazzjonijiet vettur u kalkoli speċjalizzati tipiċi ta 'VPUs u GPUs fi blokka funzjonali ta' proċessur wieħed. Iċ-ċippa tuża l-arkitettura tas-sett ta 'struzzjonijiet OpenPOWER, l-estensjoni Simple-V b'istruzzjonijiet għall-vettorizzazzjoni u l-ipproċessar parallel tad-dejta, kif ukoll struzzjonijiet speċjalizzati għall-konverżjoni ARGB u operazzjonijiet 3D komuni.
L-istruzzjonijiet tal-GPU huma ffukati fuq l-użu mal-API tal-grafika Vulkan, u VPU fuq l-aċċellerazzjoni tal-konverżjoni YUV-RGB u d-dekodifikazzjoni ta 'MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3 , AC3, formati Vorbis u Opus. Qed jiġi żviluppat sewwieq b'xejn għal Mesa li juża l-kapaċitajiet ta 'Libre-SOC biex jipprovdi implimentazzjoni ta' softwer aċċellerata bil-hardware tal-API tal-grafika Vulkan. Pereżempju, Vulkan shaders jistgħu jiġu tradotti bl-użu ta 'magna JIT biex tesegwixxi bl-użu ta' struzzjonijiet speċjalizzati disponibbli f'Libre-SOC.
Fil-prototip tat-test li jmiss, qed jippjanaw li jimplimentaw l-estensjoni SVP64 (Variable-length Vectorisation), li tippermetti li l-Libre-SOC jintuża bħala proċessur tal-vettur (minbarra 32 reġistru ta’ skop ġenerali ta’ 64 bit, se jiġu pprovduti 128 reġistru. għal kalkoli tal-vettur). L-ewwel prototip jinkludi qalba waħda biss li taħdem fuq 300 MHz, iżda fi żmien sentejn huwa ppjanat li tirrilaxxa verżjoni b'4 qalba, imbagħad verżjoni b'8 qalba, u fit-tul verżjoni b'64 qalba.
L-ewwel lott taċ-ċippa se jiġi prodott minn TSMC bl-użu tat-teknoloġija tal-proċess 180nm. L-iżviluppi kollha tal-proġett huma mqassma taħt liċenzji ħielsa, inklużi fajls fil-format GDS-II b'deskrizzjoni tat-topoloġija sħiħa taċ-ċippa, biżżejjed biex tibda l-produzzjoni tiegħek stess. Libre-SOC se jkun l-ewwel ċippa kompletament indipendenti bbażata fuq l-arkitettura Power mhux prodotta minn IBM. L-iżvilupp uża l-lingwa ta 'deskrizzjoni tal-ħardwer nMigen (HDL ibbażat fuq Python, mingħajr ma tuża VHDL u Verilog), il-libreriji taċ-ċelluli standard FlexLib mill-proġett Chips4Makers, u l-għodda Coriolis2 VLSI b'xejn għall-konverżjoni minn HDL għal GDS-II.
L-iżvilupp tal-Libre-SOC kien iffinanzjat mill-Fondazzjoni NLnet, li allokat 400 elf ewro biex tinħoloq ċippa kompletament miftuħa bħala parti minn programm biex jinħolqu soluzzjonijiet tekniċi fundamentali verifikabbli u affidabbli. Iċ-ċippa għandha daqs ta '5.5x5.9 mm u tinkludi 130 elf bieb loġiku. Tikkonsisti f'erba' moduli SRAM ta' 4KB u unità ta' linja ta' phase-locked (PLL) ta' 300 MHz.
Sors: opennet.ru