Kif nafu, it-tranżizzjoni għal teknoloġija ta 'proċess ta' 3 nm se tkun akkumpanjata minn transizzjoni għal arkitettura ġdida ta 'transistor. F'termini ta 'Samsung, pereżempju, dawn se jkunu transistors MBCFET (Multi Bridge Channel FET), li fihom il-kanal tat-transistor se jidher qisu diversi kanali li jinsabu fuq xulxin fil-forma ta' nanopages, imdawra min-naħat kollha b'xatba (għal aktar dettalji , ara ).
Skont l-iżviluppaturi miċ-ċentru Belġjan Imec, din hija struttura ta 'transistor progressiva, iżda mhux ideali, bl-użu ta' gradi FinFET vertikali. Ideali għal proċessi teknoloġiċi bi skali ta' elementi inqas minn 3 nm , li ġie propost mill-Belġjani.
Imec żviluppa transistor b'paġni maqsuma jew Forksheet. Dawn huma l-istess nanopages vertikali bħall-kanali tat-transistor, iżda separati b'dielettriku vertikali. Fuq naħa waħda tad-dielettriku, jinħoloq transistor b'kanal n, fuq in-naħa l-oħra, b'kanal p. U t-tnejn huma mdawra b'shutter komuni fil-forma ta 'kustilja vertikali.
It-tnaqqis tad-distanza fuq iċ-ċippa bejn transistors b'konduttivitajiet differenti hija sfida ewlenija oħra għal aktar tnaqqis fil-proċess. Is-simulazzjonijiet tat-TCAD ikkonfermaw li t-transistor tal-paġna maqsuma jipprovdi tnaqqis ta '20 fil-mija fiż-żona tad-die. B'mod ġenerali, l-arkitettura l-ġdida tat-transistor se tnaqqas l-għoli taċ-ċellula loġika standard għal 4,3 binarji. Iċ-ċellula se ssir aktar sempliċi, li tapplika wkoll għall-manifattura taċ-ċellula tal-memorja SRAM.
Transizzjoni sempliċi minn transistor nanopage għal transistor nanopage maqsum se tipprovdi żieda ta '10% fil-prestazzjoni filwaqt li żżomm il-konsum, jew tnaqqis ta' 24% fil-konsum mingħajr ma tikseb prestazzjoni. Simulazzjonijiet għall-proċess 2nm wrew li ċellula SRAM li tuża nanopages separati tipprovdi tnaqqis ta 'żona kombinata u titjib fil-prestazzjoni ta' sa 30% bi spazjar ta 'p- u n-junction sa 8 nm.
Sors: 3dnews.ru