Il-kumpanija SiFive, imwaqqfa mill-ħallieqa tal-arkitettura tas-sett ta 'struzzjonijiet RISC-V u f'ħin wieħed tħejji l-ewwel prototip ta' proċessur ibbażat fuq RISC-V, introduċiet qalba ġdida ta 'CPU RISC-V fil-linja SiFive Performance, li hija 50. % aktar mgħaġġla mill-qalba P550 top-end preċedenti u hija superjuri fil-prestazzjoni ARM Cortex-A78, l-aktar proċessur b'saħħtu bbażat fuq l-arkitettura ARM. Is-SoCs ibbażati fuq il-qalba l-ġdida huma mmirati primarjament lejn is-sistemi tas-server u l-istazzjonijiet tax-xogħol, iżda huwa wkoll possibbli li jinħolqu verżjonijiet imqaxxra għal tagħmir mobbli u inkorporat.
Huwa ddikjarat li, meta mqabbel mal-P550, il-qalba tal-proċessur SiFive l-ġdida fiha 16 MB ta 'cache L3 minflok 4 MB, tista' tgħaqqad sa 16-il qalba f'ċippa waħda minflok 4, topera fi frekwenza sa 3.5 GHz minflok 2.4. 5 GHz, jappoġġja memorja DDR5.0 u l-bus PCI-Express 550. L-arkitettura ġenerali tal-qalba l-ġdida hija qrib il-PXNUMX u hija wkoll ta 'natura modulari, li tippermetti li jiżdiedu mas-SoC blokki addizzjonali b'aċċeleraturi speċjalizzati jew GPUs. Id-dettalji huma ppjanati li jiġu ppubblikati f'Diċembru, u d-dejta RTL lesta għall-FPGA se tiġi ppubblikata s-sena d-dieħla.
RISC-V jipprovdi sistema ta 'struzzjoni tal-magni miftuħa u flessibbli li tippermettilek toħloq SoCs u mikroproċessuri kompletament miftuħa għal applikazzjonijiet arbitrarji, mingħajr ma teħtieġ royalties jew timponi kundizzjonijiet fuq l-użu. Bħalissa, ibbażati fuq l-ispeċifikazzjoni RISC-V, 2.0 varjant ta 'qalba ta' mikroproċessuri, 111 pjattaforma, 31 SoCs u 12-il bord lest qed jiġu żviluppati minn kumpaniji u komunitajiet differenti taħt diversi liċenzji ħielsa (BSD, MIT, Apache 12).
Sors: opennet.ru