Saturn 5 ဒုံးပျံတွင် သံလိုက်အူတိုင်မှတ်ဉာဏ်

Launch Vehicle Digital Computer (LVDC) သည် Saturn 5 ဒုံးပျံကို မောင်းနှင်သည့် Apollo lunar ပရိုဂရမ်တွင် အဓိကအခန်းကဏ္ဍမှ ပါဝင်ခဲ့သည်။ ထိုအချိန်က ကွန်ပျူတာအများစုကဲ့သို့ပင် ၎င်းသည် သေးငယ်သော သံလိုက်အူတိုင်များတွင် အချက်အလက်များကို သိမ်းဆည်းထားသည်။ ဤဆောင်းပါးတွင်၊ Cloud4Y သည် deluxe မှ LVDC memory module အကြောင်း ပြောဆိုထားသည်။ စုဆောင်းမှု Steve Jurvetson

ဤ memory module ကို 1960 နှစ်လယ်ပိုင်းတွင် မြှင့်တင်ခဲ့သည်။ ၎င်းကို မျက်နှာပြင်တပ်ဆင်သည့် အစိတ်အပိုင်းများ၊ ဟိုက်ဘရစ် မော်ဂျူးများနှင့် ပြောင်းလွယ်ပြင်လွယ်ချိတ်ဆက်မှုများကို အသုံးပြု၍ တည်ဆောက်ထားသောကြောင့် ၎င်းသည် ထိုအချိန်က သမားရိုးကျကွန်ပြူတာမှတ်ဉာဏ်ထက် ပိုမိုသေးငယ်ပြီး ပေါ့ပါးသော ပြင်းအားကို ရရှိစေပါသည်။ သို့သော်၊ မှတ်ဉာဏ် module သည် 4096 bits ၏စကားလုံး 26 လုံးကိုသာသိမ်းဆည်းရန်ခွင့်ပြုထားသည်။

သံလိုက် core memory module ဤ module သည် data 4 bits နှင့် parity bit 26 ခု၏ 2K စကားလုံးများကို သိမ်းဆည်းထားသည်။ စာလုံးပေါင်း 16 လုံးအား ပေးစွမ်းနိုင်သော memory module လေးခုဖြင့် ၎င်းသည် 384 kg အလေးချိန်ရှိပြီး အတိုင်းအတာ 2,3 cm × 14 cm × 14 cm.

အမေရိကန်သမ္မတ Kennedy သည် ဆယ်စုနှစ်မကုန်မီ လပေါ်၌ လူသားတစ်ဦးကို ချထားပေးမည်ဟု သမ္မတ Kennedy က မေလ 25 ရက် 1961 တွင် လပေါ်သို့ စတင်ဆင်းသက်ခဲ့သည်။ ယင်းအတွက်၊ ဖန်တီးခဲ့သမျှတွင် အပြင်းထန်ဆုံး ဒုံးပျံကို အဆင့်သုံးဆင့် Saturn 5 ဒုံးပျံကို အသုံးပြုခဲ့သည်။ Saturn 5 ကို ကွန်ပြူတာ က ထိန်းချုပ်ပြီး ထိန်းချုပ်ထားပါတယ် (ဒီမှာ ဒီမှာ ပို သူ့အကြောင်း) လွှတ်တင်ရေးယာဉ်၏ တတိယအဆင့်မှာ ကမ္ဘာ၏ပတ်လမ်းအတွင်းသို့ ပျံတက်ပြီးနောက် လသို့သွားရာလမ်းကြောင်းဖြစ်သည်။ (ယခုအချိန်တွင် Apollo အာကာသယာဉ်သည် Saturn V ဒုံးပျံနှင့် ကွဲကွာနေပြီး LVDC မစ်ရှင် ပြီးဆုံးသွားပါသည်။)

LVDC ကို base frame တွင်တပ်ဆင်ထားသည်။ Circular connectors များကို ကွန်ပျူတာရှေ့တွင် မြင်နိုင်သည်။ အရည်အေးအတွက် လျှပ်စစ်ချိတ်ဆက်မှု 8 ခုနှင့် ချိတ်ဆက်မှုနှစ်ခုကို အသုံးပြုထားသည်။

LVDC သည် Apollo ပေါ်ရှိ ကွန်ပျူတာများစွာထဲမှ တစ်ခုဖြစ်သည်။ LVDC သည် 45 ကီလိုဂရမ် အလေးချိန်ရှိသော Analog Computer ဖြစ်သော ပျံသန်းမှုထိန်းချုပ်ရေးစနစ်နှင့် ချိတ်ဆက်ထားသည်။ လေယာဉ်ပေါ်ရှိ Apollo Guidance Computer (AGC) သည် အာကာသယာဉ်အား လမျက်နှာပြင်သို့ လမ်းညွှန်ပေးခဲ့သည်။ အမိန့်ပေးသည့် မော်ဂျူးတွင် AGC တစ်ခု ပါ၀င်ပြီး လကမ္ဘာ မော်ဂျူးတွင် ဒုတိယ AGC ပါ၀င်သော Abort လမ်းကြောင်းပြစနစ်၊ လပ်သော အရေးပေါ်ကွန်ပျူတာတစ်လုံးပါရှိသည်။

Apollo သင်္ဘောပေါ်တွင် ကွန်ပြူတာများစွာ ရှိခဲ့သည်။

ယူနစ် Logic Devices (ULD)

LVDC သည် ယူနစ်ဝန်ကိရိယာ ULD ဟုခေါ်သော စိတ်ဝင်စားဖွယ်ပေါင်းစပ်နည်းပညာကို အသုံးပြု၍ ဖန်တီးထားသည်။ ၎င်းတို့သည် ပေါင်းစည်းထားသော ဆားကစ်များနှင့်တူသော်လည်း ULD မော်ဂျူးများတွင် အစိတ်အပိုင်းများစွာပါရှိသည်။ ၎င်းတို့သည် ရိုးရှင်းသော ဆီလီကွန် ချစ်ပ်များကို အသုံးပြုခဲ့ကြပြီး တစ်ခုစီတွင် ထရန်စစ္စတာတစ်ခု သို့မဟုတ် ဒိုင်အိုဒ့်နှစ်ခုသာ ပါရှိသည်။ ဤအခင်းအကျင်းများကို ပရင့်ထုတ်ထားသော အထူဖလင်ဖြင့် ရိုက်နှိပ်ထားသော ခုခံမှုကိရိယာများနှင့်အတူ လော့ဂျစ်ဂိတ်ကဲ့သို့သော ဆားကစ်များကို အကောင်အထည်ဖော်ရန်အတွက် ကြွေထည်ဝါဖာပေါ်တွင် တပ်ဆင်ထားသည်။ ဤ module များသည် SLT module များ၏ မူကွဲတစ်ခုဖြစ်သည် (Solid Logic နည်းပညာ) နာမည်ကြီး IBM S/360 စီးရီး ကွန်ပျူတာများအတွက် ဒီဇိုင်းထုတ်ထားသည်။ IBM သည် SLT module များကို 1961 ခုနှစ်တွင် စတင်တီထွင်ခဲ့ပြီး ပေါင်းစပ်ဆားကစ်များသည် စီးပွားဖြစ်အသုံးပြုနိုင်ပြီး 1966 ခုနှစ်တွင် IBM သည် တစ်နှစ်လျှင် SLT module ပေါင်း သန်း 100 ကျော်ကို ထုတ်လုပ်နေပါသည်။

ULD မော်ဂျူးများသည် အောက်ဖော်ပြပါဓာတ်ပုံတွင်တွေ့ရသည့်အတိုင်း SLT မော်ဂျူးများထက် သိသိသာသာသေးငယ်သောကြောင့် ၎င်းတို့ကို ကျစ်လစ်သောနေရာကွန်ပြူတာအတွက် ပိုမိုသင့်လျော်စေသည်။ ULD မော်ဂျူးများသည် SLT ရှိ သတ္တုတံများအစား ကြွေထည်အပြားများကို အသုံးပြုထားပြီး ထိပ်တွင် သတ္တုအဆက်အသွယ်များပါရှိသည်။ တံများအစား မျက်နှာပြင်။ ဘုတ်ပေါ်ရှိ ကလစ်များက ULD မော်ဂျူးကို တစ်နေရာတည်းတွင် ထိန်းထားပြီး ဤပင်ချောင်းများနှင့် ချိတ်ဆက်ထားသည်။

IBM သည် ပေါင်းစပ်ဆားကစ်များအစား SLT module များကို အဘယ်ကြောင့်အသုံးပြုခဲ့သနည်း။ အဓိကအကြောင်းရင်းမှာ ပေါင်းစပ်ဆားကစ်များသည် ၁၉၅၉ ခုနှစ်တွင် တီထွင်ခဲ့ပြီး ၎င်းတို့၏ နို့စို့အရွယ်တွင် ရှိနေဆဲဖြစ်သည်။ 1959 ခုနှစ်တွင် SLT module များသည် ပေါင်းစပ် circuit များထက် ကုန်ကျစရိတ်နှင့် စွမ်းဆောင်ရည် အားသာချက်များ ရှိခဲ့သည်။ သို့သော်လည်း SLT module များသည် ပေါင်းစပ် circuit များထက် နိမ့်ကျသည်ဟု မကြာခဏ ရှုမြင်ကြသည်။ ပေါင်းစည်းထားသောဆားကစ်များအကြောင်း SLT module များ၏အားသာချက်များထဲမှတစ်ခုမှာ SLTs ရှိ resistors များသည် integrated circuits များထက် များစွာပိုမိုတိကျသောကြောင့်ဖြစ်သည်။ ထုတ်လုပ်စဉ်တွင်၊ SLT module များရှိ အထူဖလင်ခံနိုင်ရည်အား ခံနိုင်ရည်ရှိသော ဖလင်များကို ဖယ်ရှားရန်အတွက် ၎င်းတို့အလိုရှိသော ခံနိုင်ရည်အား ရရှိသည်အထိ ဂရုတစိုက် သဲဖြင့် သဲဖြင့် ထုလုပ်ထားပါသည်။ SLT module များသည် 1963 ခုနှစ်များတွင် နှိုင်းယှဉ်နိုင်သော ပေါင်းစပ် circuit များထက်လည်း စျေးသက်သာပါသည်။

LVDC နှင့် ဆက်စပ်ပစ္စည်းများသည် မတူညီသော ULD အမျိုးအစား 50 ကျော်ကို အသုံးပြုခဲ့သည်။

SLT modules (ဘယ်) သည် ULD modules (ညာဘက်) ထက် သိသိသာသာကြီးသည်။ ULD အရွယ်အစားမှာ 7,6mm×8mm ဖြစ်သည်။

အောက်ဖော်ပြပါဓာတ်ပုံသည် ULD module ၏အတွင်းပိုင်းအစိတ်အပိုင်းများကိုပြသသည်။ ကြွေပန်းကန်ပြား၏ဘယ်ဘက်ခြမ်းတွင် သေးငယ်သောစတုရန်းပုံစီလီကွန်ပုံဆောင်ခဲလေးခုနှင့် ချိတ်ဆက်ထားသော conductors များရှိသည်။ ဆားကစ်ဘုတ်နှင့်တူသော်လည်း ၎င်းသည် လက်သည်းခွံထက် များစွာသေးငယ်ကြောင်း သတိပြုပါ။ ညာဘက်ရှိ အနက်ရောင်စတုဂံများသည် ပန်းကန်ပြား၏အောက်ဘက်တွင် ရိုက်နှိပ်ထားသော ထူထဲသော ဖလင်ခံစာများဖြစ်သည်။

ULD၊ အပေါ်နှင့်အောက်ခြေမြင်ကွင်း။ ဆီလီကွန်ပုံဆောင်ခဲများနှင့် resistors များကိုမြင်နိုင်သည်။ SLT မော်ဂျူးများတွင် ထိပ်မျက်နှာပြင်တွင် ခုခံနိုင်စွမ်းရှိသော်လည်း၊ ULD မော်ဂျူးများတွင် အောက်ခြေတွင် ခံနိုင်ရည်များပါရှိပြီး သိပ်သည်းမှုနှင့် ကုန်ကျစရိတ်ကို တိုးမြင့်စေပါသည်။

အောက်ဖော်ပြပါဓာတ်ပုံတွင် diodes နှစ်ခုကိုအကောင်အထည်ဖော်သည့် ULD module မှ ဆီလီကွန်သေခြင်းကိုပြသထားသည်။ အရွယ်အစားများသည် ထူးထူးခြားခြား သေးငယ်သည်၊ နှိုင်းယှဉ်ကြည့်လျှင် အနီးနားတွင် သကြားပုံဆောင်ခဲများရှိသည်။ ကြေးနီဘောလုံးများမှတဆင့် စက်ဝိုင်းသုံးလုံးတွင် ဂဟေဆော်ထားသော ကြေးနီဘောလုံးများမှတဆင့် ပြင်ပချိတ်ဆက်မှု သုံးခုရှိသည်။ အောက်ခြေစက်ဝိုင်းနှစ်ခု (diodes နှစ်ခု၏ anodes) ကို doped (ပိုမိုနက်သောနေရာများ) ကို ဖြတ်ထားပြီး ညာဘက်အပေါ်ဆုံးစက်ဝိုင်းသည် base နှင့် ချိတ်ဆက်ထားသော cathode ဖြစ်သည်။

သကြားပုံဆောင်ခဲများဘေးတွင် two-diode silicon crystal ၏ဓာတ်ပုံ

သံလိုက် core memory အလုပ်လုပ်ပုံ

Magnetic core memory သည် 1950 ခုနှစ်များမှ ကွန်ပျူတာများတွင် data storage ၏ အဓိကပုံစံဖြစ်ပြီး 1970 ခုနှစ်များတွင် solid state storage devices များဖြင့် အစားထိုးခဲ့သည်။ Memory သည် သေးငယ်သော ferrite rings များကို cores ဟုခေါ်သည်။ Ferrite လက်စွပ်များကို ထောင့်မှန်စတုဂံပုံသဏ္ဍာန်ပုံစံဖြင့် ထားရှိထားပြီး အချက်အလက်များကို ဖတ်ရှုနိုင်စေရန်အတွက် လက်စွပ်တစ်ခုစီမှ ဝိုင်ယာကြိုးနှစ်ချောင်းမှ လေးချောင်းကို ဖြတ်သွားပါသည်။ ကွင်းများသည် အချက်အလက်အနည်းငယ်ကို သိမ်းဆည်းထားနိုင်စေခဲ့သည်။ ferrite ring ကိုဖြတ်သွားသောဝါယာကြိုးများမှတဆင့်လက်ရှိသွေးခုန်နှုန်းကိုအသုံးပြု၍ core ကိုသံလိုက်ဖြင့်ပြုလုပ်ထားသည်။ အူတိုင်တစ်ခု၏ သံလိုက်ပြုလုပ်ခြင်း၏ ဦးတည်ချက်ကို ဆန့်ကျင်ဘက်သို့ သွေးခုန်နှုန်း ပေးပို့ခြင်းဖြင့် ပြောင်းလဲနိုင်သည်။

core ၏တန်ဖိုးကိုဖတ်ရန်၊ လက်ရှိသွေးခုန်နှုန်းတစ်ခုသည် ring ကို state 0 တွင်ထည့်ထားသည်။ အကယ်၍ core သည် ယခင်က state 1 တွင်ရှိခဲ့ပါက၊ ပြောင်းလဲနေသောသံလိုက်စက်ကွင်းသည် cores များမှတဆင့်လည်ပတ်နေသောဝါယာကြိုးများထဲမှဗို့အားကိုဖန်တီးပေးသည်။ အကယ်၍ Core သည် 0 state တွင်ရှိနေပါက၊ သံလိုက်စက်ကွင်းသည် မပြောင်းလဲဘဲ အာရုံခံဝါယာကြိုးသည် ဗို့အားတက်လာမည်မဟုတ်ပေ။ ထို့ကြောင့် core ရှိ bit ၏တန်ဖိုးကို သုညသို့ပြန်လည်သတ်မှတ်ပြီး read wire ပေါ်ရှိဗို့အားကိုစစ်ဆေးခြင်းဖြင့်ဖတ်သည်။ သံလိုက်အူတိုင်များပေါ်ရှိ မှတ်ဉာဏ်၏ အရေးကြီးသောအင်္ဂါရပ်မှာ ferrite လက်စွပ်ဖတ်ခြင်းလုပ်ငန်းစဉ်သည် ၎င်း၏တန်ဖိုးကို ဖျက်ဆီးပစ်သောကြောင့် core ကို "ပြန်လည်ရေးသားခြင်း" ဖြစ်ရပါမည်။

core တစ်ခုစီ၏ သံလိုက်ဓာတ်ကို ပြောင်းလဲရန် သီးခြားဝိုင်ယာကြိုးကို အသုံးပြုရန် အဆင်မပြေသော်လည်း 1950 ခုနှစ်များတွင် ferrite memory ကို လျှပ်စီးကြောင်း၏ တိုက်ဆိုင်မှုသဘောတရားအရ လုပ်ဆောင်သော ferrite memory ကို တီထွင်ခဲ့သည်။ ကြိုးလေးချောင်းပတ်လမ်း—X၊ Y၊ Sense၊ Inhibit—သည် သာမာန်ဖြစ်လာသည်။ နည်းပညာသည် hysteresis ဟုခေါ်သော cores များ၏ အထူးပိုင်ဆိုင်မှုကို အသုံးချခဲ့သည်- သေးငယ်သော လျှပ်စီးကြောင်းသည် ferrite memory ကို မထိခိုက်စေသော်လည်း တံခါးခုံအထက်ရှိ လျှပ်စီးကြောင်းသည် core ကို အားကောင်းစေသည်။ X လိုင်းတစ်ခုနှင့် Y လိုင်းတစ်ခုရှိ လိုအပ်သော လက်ရှိတစ်ဝက်ကို အားဖြည့်သောအခါ၊ လိုင်းနှစ်ခုဖြတ်သွားသော core မှသာလျှင် remagnetize လုပ်ရန် လုံလောက်သောလက်ရှိရရှိပြီး အခြား cores များသည် နဂိုအတိုင်းကျန်ရှိနေပါသည်။

IBM 360 Model 50 ၏ မှတ်ဉာဏ်ပုံစံမှာ ဤအရာဖြစ်သည်။ LVDC နှင့် Model 50 သည် ၎င်းတို့၏ အတွင်းအချင်း 19 mils (32 mm) ဖြစ်ပြီး ၎င်းတို့၏ အပြင်ဘက် အချင်း 19 mils ဖြစ်သောကြောင့် 0.4826-32 ဟု သိကြသော core အမျိုးအစားကို အသုံးပြုထားသည်။ (၀.၈ မီလီမီတာ)။ core တစ်ခုစီတွင် ဝိုင်ယာကြိုးသုံးချောင်း လည်ပတ်နေသည်ကို ဤဓာတ်ပုံတွင် မြင်တွေ့နိုင်သော်လည်း LVDC တွင် ဝိုင်ယာလေးခုကို အသုံးပြုထားသည်။

အောက်ဖော်ပြပါဓာတ်ပုံသည် ထောင့်မှန်စတုဂံ LVDC မမ်မိုရီအခင်းတစ်ခုကို ပြသထားသည်။ 8 ဤ matrix တွင် ဒေါင်လိုက် လည်ပတ်နေသော X-ဝိုင်ယာ 128 ခု နှင့် Y-wires 64 ခု ရှိပြီး လမ်းဆုံ တစ်ခုစီတွင် core တစ်ခု နှင့် အလျားလိုက် လည်ပတ်နေသော Y-wire XNUMX ခု ရှိသည်။ တစ်ခုတည်းဖတ်ထားသောဝါယာကြိုးသည် Y-ဝါယာများနှင့်အပြိုင် cores အားလုံးကိုဖြတ်သန်းသည်။ write wire နှင့် inhibit wire သည် X ဝါယာများနှင့်အပြိုင် cores များအားလုံးမှတဆင့် လည်ပတ်သည်။ ဝါယာကြိုးများသည် matrix ၏အလယ်တွင်ဖြတ်သွားသည်; တစ်ဝက်တစ်ပျက်မှ ဆူညံသံသည် အခြားတစ်ဝက်မှ ဆူညံသံများကို ဖယ်ရှားပေးသောကြောင့် ဖြစ်ပေါ်လာသော ဆူညံသံကို လျော့နည်းစေသည်။

8192 bits ပါဝင်သော LVDC ferrite memory matrix တစ်ခု။ အခြား matrices များနှင့် ချိတ်ဆက်ခြင်းကို အပြင်ဘက်ရှိ pin များမှတဆင့် လုပ်ဆောင်သည်။

အထက်ဖော်ပြပါ matrix တွင် ဒြပ်စင်ပေါင်း 8192 ပါဝင်ပြီး တစ်ခုစီတွင် တစ်ဘစ်ကို သိမ်းဆည်းထားသည်။ မှတ်ဉာဏ်စကားလုံးတစ်လုံးကို သိမ်းဆည်းရန်အတွက် အခြေခံ matrices အများအပြားကို စကားလုံးတစ်လုံးစီအတွက် တစ်ခုစီပေါင်းထည့်ထားသည်။ ဝိုင်ယာများ X နှင့် Y တို့သည် အဓိက matrices အားလုံးကို ဖြတ်ကျော်သွားသည် ။ matrix တစ်ခုစီတွင် သီးခြား read line နှင့် သီးခြား write inhibit line တစ်ခုပါရှိသည်။ LVDC memory သည် parity bit နှင့်အတူ 14-bit "syllable" ကို သိမ်းဆည်းရန်အတွက် အခြေခံ matrices 13 ခု (အောက်တွင်) stack ကို အသုံးပြုခဲ့သည်။

LVDC stack တွင် အဓိက matrices 14 ခု ပါဝင်သည်။

သံလိုက်အူတိုင်မှတ်ဉာဏ်သို့ စာရေးခြင်းသည် တားစီးခြင်းဟုခေါ်သော ကြိုးများ ထပ်လောင်းလိုအပ်သည်။ matrix တစ်ခုစီတွင် ၎င်းရှိ cores အားလုံးကို ဖြတ်၍ လည်ပတ်နေသော inhibition line တစ်ခုရှိသည်။ ရေးခြင်းလုပ်ငန်းစဉ်အတွင်း၊ လက်ရှိသည် X နှင့် Y မျဉ်းကြောင်းများကိုဖြတ်သန်းပြီး ရွေးချယ်ထားသောကွင်းများ (လေယာဉ်တစ်ခုလျှင် တစ်ခု) ကို 1 အဖြစ်သတ်မှတ်ကာ 1s အားလုံးကို စကားလုံးထဲတွင် ထားရှိစေသည်။ ဘစ်အနေအထားတွင် 0 ကိုရေးရန်၊ မျဉ်းအား X မျဉ်း၏ ဆန့်ကျင်ဘက် တစ်ဝက်နှင့် လက်ရှိ ထက်ဝက်အား အားဖြည့်ထားသည်။ ရလဒ်အနေဖြင့် cores များသည် 0 တွင်ရှိနေပါသည်။ ထို့ကြောင့် inhibit line သည် core ကို 1 သို့ပြောင်းရန် ခွင့်မပြုပါ။ သက်ဆိုင်ရာ ဟန့်တားထားသော လိုင်းများကို အသက်သွင်းခြင်းဖြင့် စကားလုံးကို မှတ်ဉာဏ်သို့ ရေးမှတ်နိုင်သည်။

LVDC မှတ်ဉာဏ် module

LVDC memory module ကို ရုပ်ပိုင်းဆိုင်ရာအရ မည်သို့တည်ဆောက်ထားသနည်း။ Memory module ၏အလယ်ဗဟိုတွင် အစောပိုင်းတွင်ပြသထားသည့် ferromagnetic memory array 14 ခုရှိသည်။ ၎င်းကို X နှင့် Y ဝိုင်ယာကြိုးများမောင်းနှင်ရန်နှင့် တားဆေးလိုင်းများ၊ ဘစ်ဖတ်လိုင်းများ၊ အမှားအယွင်းရှာဖွေတွေ့ရှိခြင်းနှင့် လိုအပ်သောနာရီအချက်ပြမှုများကိုထုတ်ပေးရန်အတွက် circuitry ပါရှိသောဘုတ်များစွာဖြင့်ဝန်းရံထားသည်။

ယေဘူယျအားဖြင့်၊ memory-related circuitry အများစုသည် memory module ကိုယ်တိုင်၌မဟုတ်ဘဲ LVDC computer logic တွင်ဖြစ်သည်။ အထူးသဖြင့်၊ ကွန်ပြူတာယုတ္တိဗေဒတွင် လိပ်စာများနှင့် ဒေတာစကားလုံးများကို သိမ်းဆည်းရန်နှင့် အမှတ်စဉ်နှင့် မျဉ်းပြိုင်ကြားသို့ ပြောင်းခြင်းအတွက် မှတ်ပုံတင်များ ပါရှိသည်။ ၎င်းတွင် read bit လိုင်းများမှဖတ်ရန် circuitry ၊ error checking နှင့် clocking တို့ကိုပါရှိသည်။

အဓိကအစိတ်အပိုင်းများကိုပြသသည့် Memory module MIB (Multilayer Interconnection Board) သည် 12-layer printed circuit board တစ်ခုဖြစ်သည်။

Y memory driver board

ပင်မဘုတ်အဖွဲ့အစည်းမှ သက်ဆိုင်ရာ X နှင့် Y လိုင်းများကို ဖြတ်သန်းခြင်းဖြင့် core memory ရှိ စကားလုံးတစ်လုံးကို ရွေးချယ်သည်။ Y-driver circuit နှင့် 64 Y-lines များထဲမှ တစ်ခုမှတဆင့် signal ကိုမည်သို့ထုတ်ပေးကြောင်းဖော်ပြခြင်းဖြင့် စတင်ကြပါစို့။ သီးခြား driver circuit 64 ခုအစား၊ module သည် 8 "high" drivers နှင့် 8 "low" drivers ကိုအသုံးပြုခြင်းဖြင့် circuit အရေအတွက်ကို လျှော့ချပေးပါသည်။ ၎င်းတို့ကို "မက်ထရစ်" စနစ်ဖြင့် ကြိုးတပ်ထားသောကြောင့် အမြင့်နှင့် အနိမ့် ဒရိုက်ဘာများ၏ ပေါင်းစပ်မှုတစ်ခုစီသည် မတူညီသောအတန်းများကို ရွေးချယ်သည်။ ထို့ကြောင့် 8 "မြင့်" နှင့် 8 "အနိမ့်" ယာဉ်မောင်းများသည် 64 (8 × 8) Y-လိုင်းများထဲမှ တစ်ခုကို ရွေးချယ်ပါ။

Y ဒရိုက်ဘာဘုတ် (ရှေ့) သည် ဘုတ်များအစုအဝေးတွင် Y ရွေးချယ်ထားသောလိုင်းများကို မောင်းနှင်သည်။

အောက်ဖော်ပြပါဓာတ်ပုံတွင် ULD မော်ဂျူးအချို့ (အဖြူရောင်) နှင့် Y ရွေးချယ်ထားသောလိုင်းများကို မောင်းနှင်ပေးသည့် ထရန်စစ္စတာတစ်စုံ (ရွှေ) ကို သင်တွေ့မြင်နိုင်ပါသည်။ "EI" မော်ဂျူးသည် ယာဉ်မောင်းသူ၏ နှလုံးသားဖြစ်သည်- ၎င်းသည် အဆက်မပြတ်ဗို့အားကို ပံ့ပိုးပေးသည် (E ) သို့မဟုတ် ရွေးချယ်မှုမျဉ်းမှတဆင့် စဉ်ဆက်မပြတ် လက်ရှိသွေးခုန်နှုန်း (I) ကို ဖြတ်သန်းပါ။ ရွေးချယ်ထားသောလိုင်းအား လိုင်း၏တစ်ဖက်ရှိ ဗို့အားမုဒ်တွင် EI မော်ဂျူးကို အသက်သွင်းပြီး အခြားတစ်ဖက်တွင် လက်ရှိမုဒ်ရှိ EI မော်ဂျူးအား အသက်သွင်းခြင်းဖြင့် ထိန်းချုပ်ထားသည်။ ရလဒ်သည် မှန်ကန်သော ဗို့အားနှင့် လျှပ်စီးကြောင်းပါရှိသော သွေးခုန်နှုန်းတစ်ခုဖြစ်ပြီး အူတိုင်အား ပြန်လည်ပုံသွင်းရန် လုံလောက်ပါသည်။ အဲဒါကို လှန်ဖို့ အရှိန်အများကြီးလိုတယ်။ ဗို့အားသွေးခုန်နှုန်းကို 17 ဗို့တွင် ပုံသေထားပြီး အပူချိန်ပေါ် မူတည်၍ 180 mA မှ 260 mA အထိ ရှိသည်။

ULD မော်ဂျူးခြောက်ခုနှင့် ထရန်စစ္စတာ အတွဲခြောက်တွဲကို ပြသထားသည့် Y ဒရိုက်ဗာဘုတ်၏ Macro ဓာတ်ပုံ။ ULD မော်ဂျူးတစ်ခုစီကို IBM အစိတ်အပိုင်းနံပါတ်၊ မော်ဂျူးအမျိုးအစား (ဥပမာ၊ "EI") နှင့် အဓိပ္ပါယ်မသိသော ကုဒ်များဖြင့် တံဆိပ်တပ်ထားသည်။

ဘုတ်တွင် Y ရွေးချယ်ထားသောလိုင်းတစ်ခုထက်ပိုသောတစ်ကြောင်းကိုတစ်ပြိုင်နက်အသက်သွင်းသည့်အခါသိရှိနိုင်သည့်အမှားအယွင်းမော်နီတာ (ED) module များပါရှိသည်။ ED module သည်ရိုးရှင်းသော semi-analogue ဖြေရှင်းချက်ကိုအသုံးပြုသည်- ၎င်းသည် resistors ကွန်ယက်ကိုအသုံးပြု၍ input voltages များကိုပေါင်းစုသည်။ ရရှိလာသော ဗို့အားသည် သတ်မှတ်ဘောင်ထက် ကျော်လွန်ပါက သော့ပွင့်သွားမည်ဖြစ်သည်။

ယာဉ်မောင်းဘုတ်အောက်တွင် 256 diodes နှင့် 64 resistors ပါရှိသော diode array တစ်ခုဖြစ်သည်။ ဤ matrix သည် ဒရိုင်ဘာဘုတ်မှ အချက်ပြမှု 8 ခုနှင့် အောက်ခြေ တွဲများကို 8 Y-line ချိတ်ဆက်မှုအဖြစ်သို့ ပြောင်းလဲပေးပါသည်။ ဘုတ်၏အပေါ်နှင့်အောက်ခြေရှိ ပြောင်းလွယ်ပြင်လွယ် ကေဘယ်ကြိုးများသည် ဘုတ်အဖွဲ့အား ဒိုင်အိုဒွါခင်းနှင့် ချိတ်ဆက်သည်။ ဘယ်ဘက်ရှိ Flex Cable နှစ်ခု (ဓာတ်ပုံတွင် မမြင်ရသော) နှင့် ညာဘက်ရှိ Busbar နှစ်ခု (မြင်နိုင်သည်) သည် Diode matrix ကို Core များ၏ array နှင့် ချိတ်ဆက်သည်။ ဘယ်ဘက်တွင်မြင်ရသော flex cable သည် Y-board ကို I/O ဘုတ်မှတစ်ဆင့် ကျန်ကွန်ပျူတာသို့ ချိတ်ဆက်ပေးကာ အောက်ခြေညာဘက်ရှိ flex cable သည် နာရီမီးစက်ဘုတ်သို့ ချိတ်ဆက်ထားသည်။

X Memory Driver Board

X လိုင်းများကို မောင်းနှင်ရန်အတွက် အပြင်အဆင်သည် 128 X လိုင်းနှင့် 64 Y လိုင်းများမှလွဲ၍ Y scheme နှင့် တူညီပါသည်။ X ဝါယာကြိုးများ နှစ်ဆများသောကြောင့်၊ module တွင် ဒုတိယ X driver board တစ်ခုပါရှိသည်။ X နှင့် Y ဘုတ်များတွင် အစိတ်အပိုင်းများ တူညီသော်လည်း ဝိုင်ယာကြိုးများသည် ကွဲပြားသည်။

ဤဘုတ်နှင့် ၎င်းအောက်ရှိ တစ်ခုသည် core boards အစုအဝေးတွင် ရွေးချယ်ထားသော X အတန်းများကို ထိန်းချုပ်သည်။

အောက်ဖော်ပြပါဓာတ်ပုံသည် ဘုတ်ပြားပေါ်ရှိ အစိတ်အပိုင်းအချို့ ပျက်စီးသွားကြောင်း ပြသထားသည်။ ထရန်စစ္စတာများထဲမှ တစ်ခုသည် ရွှေ့ပြောင်းသွားသည်၊ ULD module သည် တစ်ဝက်ကျိုးသွားပြီး နောက်တစ်ခု ကွဲသွားပါသည်။ သေးငယ်သော ဆီလီကွန်ပုံဆောင်ခဲများ (ညာဘက်) နှင့်အတူ ကျိုးနေသော မော်ဂျူးတွင် ဝိုင်ယာကြိုးများကို မြင်နိုင်သည်။ ဤဓာတ်ပုံတွင်၊ 12 အလွှာပုံနှိပ်ဆားကစ်ဘုတ်ပေါ်တွင်ဒေါင်လိုက်နှင့်အလျားလိုက်လျှပ်ကူးလမ်းကြောင်းများ၏ခြေရာများကိုသင်တွေ့နိုင်သည်။

ပျက်စီးနေသော ဘုတ်ပြား၏ အနီးကပ်

X ဒရိုက်ဘာဘုတ်များအောက်တွင် 288 diodes နှင့် 128 resistors ပါရှိသော X diode matrix တစ်ခုဖြစ်သည်။ X-diode array သည် အစိတ်အပိုင်းအရေအတွက်ကို နှစ်ဆတိုးခြင်းမှရှောင်ရှားရန် Y-diode board ထက် မတူညီသော topology ကိုအသုံးပြုသည်။ Y-diode ဘုတ်ကဲ့သို့ပင်၊ ဤဘုတ်တွင် ပုံနှိပ်ဆားကစ်ဘုတ်နှစ်ခုကြားတွင် ဒေါင်လိုက်တပ်ဆင်ထားသော အစိတ်အပိုင်းများ ပါရှိသည်။ ဤနည်းလမ်းကို "cordwood" ဟုခေါ်ပြီးအစိတ်အပိုင်းများကိုတင်းကျပ်စွာထုပ်ပိုးရန်ခွင့်ပြုသည်။

ပုံနှိပ်ဆားကစ်ဘုတ် 2 ခုကြားတွင် ဒေါင်လိုက်တပ်ဆင်ထားသော ကော့ဒ်သစ်ဒိုင်အိုဒိတ်များကို ပြသသည့် X diode အခင်းကျင်းတစ်ခု၏ မက်ခရိုဓာတ်ပုံ။ X driver board နှစ်ခုသည် polyurethane foam ဖြင့်ခြားထားသော diode board ၏အထက်တွင်ထိုင်သည်။ ပုံနှိပ်ဆားကစ်ဘုတ်များသည် တစ်ခုနှင့်တစ်ခု အလွန်နီးကပ်နေကြောင်း သတိပြုပါ။

Memory Amplifier များ

အောက်ပါဓာတ်ပုံသည် readout အသံချဲ့စက်ဘုတ်ကိုပြသထားသည်။ memory stack မှ 7 bits ကိုဖတ်ရန် ချန်နယ် 7 ခု ရှိသည်။ အောက်ဖော်ပြပါ တူညီသောဘုတ်သည် စုစုပေါင်း 7 bits အတွက် နောက်ထပ် 14 ခုကို ကိုင်တွယ်သည်။ အာရုံခံအသံချဲ့စက်၏ ရည်ရွယ်ချက်မှာ ပြန်လည်ပုံသွင်းနိုင်သော core မှ ထုတ်ပေးသော အသေးစားအချက်ပြမှု (20 millivolts) ကို ရှာဖွေပြီး 1-bit output အဖြစ် ပြောင်းလဲရန်ဖြစ်သည်။ ချန်နယ်တစ်ခုစီတွင် ကွဲပြားသော အသံချဲ့စက်နှင့် ကြားခံတစ်ခု ပါဝင်ပြီး နောက်တွင် ကွဲပြားသော ထရန်စဖော်မာနှင့် အထွက်ကလစ်တစ်ခုတို့ ပါဝင်ပါသည်။ ဘယ်ဘက်တွင်၊ 28-ဝါယာကြိုးပြောင်းကြိုးသည် မန်မိုရီအစုအဝေးသို့ ချိတ်ဆက်ပြီး MSA-1 (Memory Sense Amplifier) ​​မော်ဂျူးဖြင့် စတင်ကာ အာရုံခံဝါယာတစ်ခုစီ၏ အစွန်းနှစ်ဖက်ကို အသံချဲ့စက် ဆားကစ်တစ်ခုသို့ ပို့ဆောင်သည်။ အစိတ်အပိုင်းတစ်ခုချင်းစီသည် resistors (အညိုရောင်ဆလင်ဒါများ)၊ capacitors (အနီရောင်)၊ transformers (အနက်ရောင်) နှင့် transistor (ရွှေ) တို့ဖြစ်သည်။ ဒေတာဘစ်များသည် ညာဘက်ရှိ ပြောင်းလွယ်ပြင်လွယ်ကေဘယ်မှတစ်ဆင့် အသိအသံချဲ့စက်ဘုတ်များမှ ထွက်သည်။

မမ်မိုရီမော်ဂျူး၏ထိပ်ရှိ Readout အသံချဲ့စက်ဘုတ်။ အထွက်ဘစ်များဖန်တီးရန် ဤဘုတ်အဖွဲ့သည် အာရုံခံဝါယာကြိုးများမှ အချက်ပြမှုများကို ချဲ့ထွင်ပေးသည်။

Inhibit Line Driver ကိုရေးပါ။

Inhibit driver များကို memory တွင်ရေးရန်အသုံးပြုပြီး main module ၏အောက်ခြေတွင်တည်ရှိသည်။ stack ပေါ်ရှိ matrix တစ်ခုစီအတွက် inhibit လိုင်း 14 ခုရှိသည်။ 0 bit ကိုရေးရန်၊ သက်ဆိုင်ရာလော့ခ်ဒရိုက်ဗာကို အသက်သွင်းထားပြီး တားဆီးထားသည့်မျဉ်းကြောင်းမှတစ်ဆင့် လက်ရှိသည် core ကို 1 သို့ပြောင်းခြင်းမှ တားဆီးပေးသည်။ လိုင်းတစ်ခုစီကို ID-1 နှင့် ID-2 module တစ်ခု (တားစီးသောလိုင်းဒရိုက်ဗာကိုရေးပါ) နှင့် အတွဲ ထရန်စစ္စတာများ။ ဘုတ်၏ထိပ်နှင့်အောက်ခြေရှိ တိကျသော 20,8 ohm resistors များသည် blocking current ကိုထိန်းညှိပေးသည်။ ညာဘက်ရှိ 14-ဝါယာကြိုးပြောင်းကြိုးသည် ယာဉ်မောင်းများကို core boards အစုအစည်းရှိ တားထားသောဝါယာကြိုး 14 ခုနှင့် ချိတ်ဆက်ပေးသည်။

Memory module ၏အောက်ခြေရှိ Inhibition board။ ဤဘုတ်သည် မှတ်တမ်းတင်နေစဉ် အသုံးပြုသည့် ဟန့်တားသည့် အချက် ၁၄ ချက်ကို ထုတ်ပေးသည်။

နာရီယာဉ်မောင်းမှတ်ဉာဏ်

Clock Driver သည် Memory module အတွက် နာရီအချက်ပြမှုများကို ထုတ်ပေးသည့် ဘုတ်တစ်စုံဖြစ်သည်။ ကွန်ပြူတာသည် မန်မိုရီလည်ပတ်မှုကို စတင်သည်နှင့် တပြိုင်နက် မန်မိုရီမော်ဂျူးမှ အသုံးပြုသည့် နာရီအချက်ပြမှုများကို မော်ဂျူး၏ နာရီဒရိုက်ဗာမှ တပြိုင်နက်တည်း ထုတ်ပေးပါသည်။ နာရီဒရိုက်ဘုတ်များသည် module ၏အောက်ခြေတွင်၊ stack နှင့် inhibit board အကြားတွင်တည်ရှိသည်၊ ထို့ကြောင့်ဘုတ်များသည်မြင်ရခက်သည်။

နာရီဒရိုင်ဘာဘုတ်များသည် ပင်မမမ်မိုရီအစုအောက်ရှိသော်လည်း လော့ခ်ဘုတ်အထက်တွင်ရှိသည်။

အထက်ဖော်ပြပါ ဓာတ်ပုံရှိ အပြာရောင်ဘုတ် အစိတ်အပိုင်းများသည် အချိန်ကိုက် သို့မဟုတ် လျှပ်စီးကြောင်း ချိန်ညှိမှုအတွက် ဖြစ်နိုင်သော အလှည့်အပြောင်းများစွာသော ပိုတက်တီယိုမီတာများဖြစ်သည်။ Resistor နှင့် capacitors များကို ဘုတ်များပေါ်တွင်လည်း မြင်နိုင်သည်။ ပုံကြမ်းတွင် MCD (Memory Clock Driver) module အများအပြားကို ပြသထားသော်လည်း ဘုတ်များပေါ်တွင် မည်သည့် module မျှ မတွေ့ပါ။ မြင်နိုင်စွမ်းနည်းပါးခြင်း၊ ဆားကစ်ပြောင်းလဲမှု သို့မဟုတ် ဤ module များပါရှိသော အခြားဘုတ်အဖွဲ့တစ်ခု ရှိနေခြင်းများကြောင့် ဖြစ်မဖြစ်ကို ပြောပြရန် ခက်ခဲသည်။

Memory I/O အကန့်

နောက်ဆုံး memory module board သည် memory module boards နှင့် ကျန် LVDC computer များအကြား အချက်ပြမှုများကို ဖြန့်ဝေပေးသော I/O board ဖြစ်သည်။ အောက်ခြေရှိ အစိမ်းရောင် 98-pin connector သည် LVDC memory chassis သို့ ချိတ်ဆက်ပြီး ကွန်ပျူတာမှ အချက်ပြမှုများနှင့် ပါဝါများကို ပေးဆောင်သည်။ ပလပ်စတစ် ချိတ်ဆက်ကိရိယာ အများစု ကျိုးသွားသောကြောင့် အဆက်အသွယ်များကို မြင်နိုင်သည်။ ဖြန့်ချီရေးဘုတ်အဖွဲ့အား အောက်ခြေရှိ 49-pin ပြောင်းလွယ်ပြင်လွယ်ကေဘယ်နှစ်ခုဖြင့် ဤချိတ်ဆက်ကိရိယာသို့ ချိတ်ဆက်ထားသည် (အရှေ့ဘက်ကေဘယ်ကိုသာ မြင်နိုင်သည်)။ အခြား flex cable များသည် X Driver Board (ဘယ်)၊ Y Driver Board (ညာ)၊ Sense Amplifier Board (အပေါ်) နှင့် Inhibit Board (အောက်ခြေ) သို့ အချက်ပြမှုများကို ဖြန့်ဝေပါသည်။ ဘုတ်ပေါ်ရှိ capacitors 20 သည် မန်မိုရီမော်ဂျူးသို့ ပေးသည့် ပါဝါကို စစ်ထုတ်သည်။

မန်မိုရီမော်ဂျူးနှင့် ကျန်ကွန်ပြူတာကြားရှိ I/O ဘုတ်။ အောက်ခြေရှိ အစိမ်းရောင် ချိတ်ဆက်ကိရိယာသည် ကွန်ပျူတာနှင့် ချိတ်ဆက်ပြီး အဆိုပါ အချက်ပြမှုများကို သေးငယ်သော ကေဘယ်ကြိုးများမှတစ်ဆင့် memory module ၏ အခြားအစိတ်အပိုင်းများသို့ ပေးပို့သည်။

ကောက်ချက်

ပင်မ LVDC memory module သည် ကျစ်လစ်ပြီး ယုံကြည်စိတ်ချရသော သိုလှောင်မှုကို ပေးဆောင်သည်။ ကွန်ပြူတာ၏အောက်ခြေတစ်ဝက်တွင် memory module 8 ခုအထိ ထားရှိနိုင်သည်။ ယင်းကြောင့် ကွန်ပြူတာ ၃၂ လုံးကို သိမ်းဆည်းနိုင်ခဲ့သည်။ ကီလိုဂရမ် အလွန်ယုံကြည်စိတ်ချရသော "duplex" မုဒ်တွင် 26-bit စကားလုံးများ သို့မဟုတ် 16 ကီလိုဂရမ်များ။

LVDC ၏ စိတ်ဝင်စားစရာကောင်းသည့် အင်္ဂါရပ်တစ်ခုမှာ ယုံကြည်စိတ်ချရမှုအတွက် memory module များကို ထင်ဟပ်စေခြင်းပင်ဖြစ်သည်။ "duplex" မုဒ်တွင်၊ စကားလုံးတစ်လုံးစီကို memory module နှစ်ခုတွင် သိမ်းဆည်းထားသည်။ module တစ်ခုတွင် error တစ်ခုဖြစ်ပွားပါက၊ မှန်ကန်သောစကားလုံးကို အခြား module တစ်ခုမှ ရယူနိုင်ပါသည်။ ၎င်းသည် ယုံကြည်စိတ်ချရမှုကို ပေးစွမ်းသော်လည်း၊ ၎င်းသည် မှတ်ဉာဏ်ခြေရာကို ထက်ဝက်ခန့် ဖြတ်တောက်ထားသည်။ တနည်းအားဖြင့် စကားလုံးတိုင်းကို တစ်ကြိမ်သိမ်းဆည်းခြင်းဖြင့် "ရိုးရှင်းသော" မုဒ်တွင် မှတ်ဉာဏ်မော်ဂျူးများကို အသုံးပြုနိုင်သည်။

LVDC သည် CPU memory module ရှစ်ခုအထိ ထားရှိပေးသည်။

သံလိုက် core memory module သည် 8 KB သိုလှောင်မှု 5 ပေါင် (2,3 ကီလိုဂရမ်) မော်ဂျူး လိုအပ်သည့်အချိန်ကို ပုံဖော်ပေးပါသည်။ သို့သော်၊ ဤမှတ်ဉာဏ်သည် ၎င်း၏အချိန်အတွက် အလွန်ပြည့်စုံသည်။ တစ်ပိုင်းလျှပ်ကူးတာ DRAM များ ထွန်းကားလာသဖြင့် ၁၉၇၀ ခုနှစ်များတွင် ထိုစက်ပစ္စည်းများသည် အသုံးမပြုတော့ပေ။

ပါဝါပိတ်သည့်အခါ RAM ၏ အကြောင်းအရာများကို ထိန်းသိမ်းထားသောကြောင့် မော်ဂျူးသည် ကွန်ပျူတာကို နောက်ဆုံးအသုံးပြုချိန်မှ ဆော့ဖ်ဝဲလ်ကို သိမ်းဆည်းထားဆဲဖြစ်ဖွယ်ရှိသည်။ ဟုတ်ကဲ့၊ ဟုတ်ကဲ့၊ အဲဒီမှာ နောက်ဆယ်စုနှစ်တွေမှာတောင် စိတ်ဝင်စားစရာကောင်းတဲ့ အရာတစ်ခုကို တွေ့နိုင်ပါတယ်။ ဤဒေတာကို ပြန်လည်ရယူရန် ကြိုးစားခြင်းသည် စိတ်ဝင်စားဖွယ်ကောင်းသော်လည်း ပျက်စီးနေသော ဆားကစ်ပတ်လမ်းက ပြဿနာတစ်ခု ဖန်တီးပေးသောကြောင့် အကြောင်းအရာများကို မန်မိုရီမော်ဂျူးမှ နောက်ထပ်ဆယ်စုနှစ်တစ်ခုအတွင်း ပြန်လည်ရယူနိုင်တော့မည်မဟုတ်ပေ။

ဘလော့ဂ်မှာ တခြားဘာတွေဖတ်နိုင်မလဲ။ Cloud4Y

→ ဆွစ်ဇာလန်၏ မြေမျက်နှာသွင်ပြင်မြေပုံပေါ်တွင် အီစတာဥ
→ 90s ၏ ကွန်ပျူတာအမှတ်တံဆိပ်များ အပိုင်း 1
→ ဟက်ကာတစ်ယောက်ရဲ့မိခင်ဟာ ထောင်ထဲကို ဘယ်လိုဝင်ရောက်ပြီး သူဌေးရဲ့ကွန်ပျူတာကို ကူးစက်သွားသလဲ။
→ EDGE virtual router ပေါ်ရှိ ကွန်ရက်ချိတ်ဆက်မှုများကို အဖြေရှာခြင်း
→ ဘဏ်က ဘယ်လိုပျက်တာလဲ။

ကျွန်ုပ်တို့ထံ စာရင်းသွင်းပါ။ ကွေးနနျးစာ-channel၊ နောက်ဆောင်းပါးကိုလက်လွတ်မခံစေရန်။ ကျွန်ုပ်တို့သည် တစ်ပတ်လျှင် နှစ်ကြိမ်ထက် ပိုမရေးဘဲ လုပ်ငန်းအတွက်သာ ဖြစ်သည်။ Cloud4Y သည် လုပ်ငန်းအပလီကေးရှင်းများနှင့် လုပ်ငန်းဆက်နွှယ်မှုအတွက် လိုအပ်သော အချက်အလက်များကို လုံခြုံပြီး ယုံကြည်စိတ်ချရသော အဝေးမှဝင်ရောက်ခွင့်ကို ပေးစွမ်းနိုင်သည်ဟုလည်း ကျွန်ုပ်တို့အား သတိပေးပါသည်။ အဝေးထိန်းအလုပ်သည် ကိုရိုနာဗိုင်းရပ်ပျံ့နှံ့မှုကို နောက်ထပ်အတားအဆီးတစ်ခုဖြစ်သည်။ အသေးစိတ်အချက်အလက်များသည် ကျွန်ုပ်တို့၏မန်နေဂျာများထံမှဖြစ်သည်။

source: www.habr.com