Intel သည် multi-chip ချစ်ပ်ထုပ်ပိုးခြင်းအတွက် ကိရိယာအသစ်များကို မိတ်ဆက်ပေးခဲ့သည်။

နည်းပညာဆိုင်ရာ လုပ်ငန်းစဉ်များကို ထပ်ဆင့်ချဲ့ထွင်ရန် မဖြစ်နိုင်သည့် ချစ်ပ်ထုတ်လုပ်မှုတွင် အတားအဆီးဖြစ်နေခြင်းကြောင့်၊ သလင်းကျောက်၏ multi-chip ထုပ်ပိုးမှုသည် ရှေ့သို့ရောက်လာသည်။ အနာဂတ် ပရိုဆက်ဆာများ၏ စွမ်းဆောင်ရည်ကို ဖြေရှင်းချက်များ၏ ရှုပ်ထွေးမှု၊ သို့မဟုတ် ပိုကောင်းသော်လည်း၊ ရှုပ်ထွေးမှုဖြင့် တိုင်းတာမည်ဖြစ်သည်။ သေးငယ်သောပရိုဆက်ဆာချစ်ပ်တစ်ခုတွင် လုပ်ဆောင်ချက်များကို ပိုမိုသတ်မှတ်ထားလေလေ၊ ပလပ်ဖောင်းတစ်ခုလုံးသည် ပိုမိုအားကောင်းပြီး ထိရောက်လေဖြစ်သည်။ ဤကိစ္စတွင်၊ ပရိုဆက်ဆာကိုယ်တိုင်သည် မြန်နှုန်းမြင့်ဘတ်စ်ကားဖြင့် ချိတ်ဆက်ထားသော ကွဲပြားသောပုံဆောင်ခဲများ၏ ပလပ်ဖောင်းတစ်ခုဖြစ်ပြီး၊ ၎င်းသည် monolithic crystal တစ်လုံးဖြစ်လျှင် (အမြန်နှုန်းနှင့် သုံးစွဲမှုအရ) ထက် ပိုဆိုးမည်မဟုတ်ပါ။ တစ်နည်းဆိုရသော် ပရိုဆက်ဆာသည် မားသားဘုတ်နှင့် မန်မိုရီ၊ အရံအတားများနှင့် အခြားအရာများ အပါအဝင် တိုးချဲ့ကတ်များ နှစ်ခုစလုံး ဖြစ်လာမည်ဖြစ်သည်။

Intel သည် ပက်ကေ့ခ်ျတစ်ခုတွင် မတူညီသောပုံဆောင်ခဲများကို ထုပ်ပိုးမှုပြုလုပ်ရန်အတွက် မူပိုင်နည်းပညာနှစ်ခုကို သရုပ်ပြထားပြီးဖြစ်သည်။ ဒါတွေက EMIB နဲ့ Foveros. ပထမတစ်ခုသည် ပုံဆောင်ခဲများ၏ အလျားလိုက်အစီအမံအတွက် "mounting" substrate တွင် တည်ဆောက်ထားသော တံတား-ကြားခံများဖြစ်ပြီး၊ ဒုတိယမှာ ဒေါင်လိုက်သတ္တုထုတ်ခြင်းချန်နယ် TSVs ကိုအသုံးပြု၍ အခြားအရာများထဲမှ သုံးဖက်မြင်ပုံဆောင်ခဲများ၏ အစီအမံ သို့မဟုတ် အစီအစဥ်များဖြစ်သည်။ EMIB နည်းပညာကို အသုံးပြု၍ ကုမ္ပဏီသည် Stratix X မျိုးဆက် FPGAs နှင့် Kaby Lake G ပေါင်းစပ်ပရိုဆက်ဆာများကို ထုတ်လုပ်ပြီး Foveros နည်းပညာကို ယခုနှစ် ဒုတိယနှစ်ဝက်တွင် စီးပွားဖြစ်ထုတ်ကုန်များတွင် အကောင်အထည်ဖော်မည်ဖြစ်သည်။ ဥပမာအားဖြင့်၊ ၎င်းကို Lakefield လက်ပ်တော့ပရိုဆက်ဆာများထုတ်လုပ်ရန်အသုံးပြုမည်ဖြစ်သည်။

Intel သည် ထိုနေရာတွင် ရပ်တန့်မည်မဟုတ်ဘဲ တိုးတက်သော ချစ်ပ်ထုပ်ပိုးခြင်းအတွက် နည်းပညာများကို ဆက်လက်၍ တက်ကြွစွာ တီထွင်နေမည်ဖြစ်သည်။ ပြိုင်ဖက်တွေက ဒီလိုပဲ လုပ်နေတယ်။ ဘယ်လိုလဲ TSMCSamsung သည် ပုံဆောင်ခဲများ (chiplets) ၏ spatial arrangement အတွက် နည်းပညာများကို တီထွင်နေပြီး ၎င်းတို့အပေါ် အခွင့်အလမ်းသစ်များကို ဆက်လက်ဆွဲထုတ်သွားရန် ရည်ရွယ်ထားသည်။

မကြာသေးမီက SEMICON West ကွန်ဖရင့်တွင် Intel က ထပ်မံတွေ့ရှိခဲ့သည်။ ပြသခဲ့သည်Multi-chip ထုပ်ပိုးမှုအတွက် ၎င်း၏နည်းပညာများသည် အရှိန်အဟုန်ဖြင့် တိုးတက်နေပါသည်။ အဆိုပါပွဲသည် မကြာမီကာလအတွင်းတွင် အကောင်အထည်ဖော်ဆောင်ရွက်မည့် နည်းပညာသုံးမျိုးအား မိတ်ဆက်ပြသခဲ့သည်။ နည်းပညာသုံးမျိုးစလုံးသည် စက်မှုလုပ်ငန်းစံနှုန်းများ ဖြစ်လာမည်မဟုတ်ဟု ဆိုရမည်ဖြစ်သည်။ Intel သည် တိုးတက်မှုအားလုံးကို သူ့ဘာသာသူ ထိန်းသိမ်းထားပြီး ဖောက်သည်များကိုသာ ကန်ထရိုက်ထုတ်လုပ်ရန်အတွက်သာ ပံ့ပိုးပေးမည်ဖြစ်သည်။

chiplets များကို spatial packaging အတွက် နည်းပညာအသစ်သုံးမျိုးအနက် ပထမဆုံးမှာ Co-EMIB ဖြစ်သည်။ ၎င်းသည် Foveros chiplets နှင့် တန်ဖိုးနည်း EMIB တံတားကြားခံနည်းပညာပေါင်းစပ်မှုဖြစ်သည်။ Foveros multi-chip stack ဒီဇိုင်းများကို အလျားလိုက် EMIB လင့်ခ်များဖြင့် ရှုပ်ထွေးသော စနစ်များသို့ ဖြတ်သန်းနိုင်သည် သို့မဟုတ် စွမ်းဆောင်ရည်ကို မထိခိုက်စေဘဲ အပြန်အလှန်ချိတ်ဆက်နိုင်သည်။ Multi-layer interfaces များအားလုံး၏ latency နှင့် passput သည် monolithic chip ထက် ပိုဆိုးမည်မဟုတ်ကြောင်း Intel မှပြောကြားခဲ့သည်။ အမှန်မှာ၊ ကွဲပြားသောပုံဆောင်ခဲများ၏ လွန်ကဲသောသိပ်သည်းဆကြောင့်၊ ဖြေရှင်းချက်နှင့် အင်တာဖေ့စ်များ၏ အလုံးစုံစွမ်းဆောင်ရည်နှင့် စွမ်းအင်ထိရောက်မှုတို့သည် monolithic ဖြေရှင်းချက်ထက်ပင် ပိုမိုမြင့်မားမည်ဖြစ်သည်။

Aurora supercomputer အတွက် Intel hybrid ပရိုဆက်ဆာများကို ထုတ်လုပ်ရန် Co-EMIB နည်းပညာကို ပထမဦးဆုံးအကြိမ်အဖြစ် အသုံးပြုနိုင်မည်ဖြစ်ပြီး 2021 ခုနှစ်နှောင်းပိုင်းတွင် (Intel နှင့် Cray အကြား ပူးတွဲပရောဂျက်တစ်ခု) တင်ပို့ရန် မျှော်လင့်ထားသည်။ ရှေ့ပြေးပုံစံပရိုဆက်ဆာကို EMIB အပြန်အလှန်ချိတ်ဆက်မှုဖြင့် အလျားလိုက်ချိတ်ဆက်ထားသည့် ကြီးမားသောသေဆုံးမှုတစ်ခုတွင် အသေးစားသေဆုံး 18 ခု (Foveros) အတွဲအဖြစ် SEMICON West တွင် ပြသထားသည်။

Intel ၏ spatial chip အသစ်သုံးမျိုး၏ ဒုတိယမြောက် ထုပ်ပိုးမှုနည်းပညာကို Omni-Directional Interconnect (ODI) ဟုခေါ်သည်။ ဤနည်းပညာသည် crystals များ၏အလျားလိုက်နှင့် ဒေါင်လိုက်လျှပ်စစ်ချိတ်ဆက်မှုအတွက် EMIB နှင့် Foveros interfaces များကိုအသုံးပြုခြင်းထက် ဘာမှမပိုပါ။ ODI ကို သီးခြားအရာတစ်ခုဖြစ်အောင် ပြုလုပ်ခဲ့ခြင်းမှာ ကုမ္ပဏီသည် ဒေါင်လိုက် TSVs ချိတ်ဆက်မှုများကို အသုံးပြု၍ stack အတွင်းရှိ chiplets များအတွက် power supply ကို အကောင်အထည်ဖော်ခဲ့ခြင်း ဖြစ်သည်။ ဤနည်းလမ်းသည် အစားအသောက်များကို ထိထိရောက်ရောက် ဖြန့်ဝေနိုင်စေမည်ဖြစ်သည်။ တစ်ချိန်တည်းမှာပင်၊ ပါဝါထောက်ပံ့မှုအတွက် 70-μm TSVs ချန်နယ်များ၏ ခံနိုင်ရည်အား သိသိသာသာ လျော့ကျသွားပြီး၊ ၎င်းသည် ပါဝါထောက်ပံ့ရန်အတွက် လိုအပ်သော ချန်နယ်အရေအတွက်ကို လျှော့ချပေးပြီး ထရန်စစ္စတာများအတွက် ချစ်ပ်ပေါ်ရှိ ဧရိယာကို ဖယ်ရှားပေးမည် (ဥပမာ)။

နောက်ဆုံးတွင် Intel သည် chip-to-chip interface ကို MDIO ကို spatial packaging အတွက်တတိယနည်းပညာဟုခေါ်ဆိုခဲ့သည်။ ၎င်းသည် inter-chip အချက်ပြဖလှယ်မှုအတွက် ရုပ်ပိုင်းဆိုင်ရာအလွှာတစ်ခုအသွင်ဆောင်သည့် Advanced Interface Bus (AIB) ဖြစ်သည်။ အတိအကျပြောရလျှင်၊ ၎င်းသည် DARPA အတွက် Intel မှတီထွင်နေသည့် AIB ဘတ်စ်ကား၏ဒုတိယမျိုးဆက်ဖြစ်သည်။ AIB ၏ ပထမမျိုးဆက်ကို 2017 Gbit/s မြန်နှုန်းဖြင့် ဆက်သွယ်မှုတစ်ခုစီမှ ဒေတာလွှဲပြောင်းပေးနိုင်စွမ်းဖြင့် 2 ခုနှစ်တွင် မိတ်ဆက်ခဲ့သည်။ MDIO ဘတ်စ်ကားသည် 5,4 Gbit/s အမြန်နှုန်းဖြင့် လဲလှယ်ပေးမည်ဖြစ်သည်။ ဤလင့်ခ်သည် TSMC LIPINCON ဘတ်စ်ကား၏ ပြိုင်ဘက်ဖြစ်လာပါမည်။ LIPINCON လွှဲပြောင်းမှုအမြန်နှုန်းသည် 8 Gbit/s ပိုများသော်လည်း Intel MDIO သည် တစ်မီလီမီတာလျှင် GB/s သိပ်သည်းဆ မြင့်မားသည်- 200 နှင့် 67 ဖြစ်သောကြောင့် Intel က ၎င်း၏ပြိုင်ဘက်ထက် ပိုဆိုးသော ဖွံ့ဖြိုးတိုးတက်မှုတစ်ခုဟု ဆိုထားသည်။

source: 3dnews.ru