рдбреЗрдЯрд╛ рдХреЗрдиреНрджреНрд░рд╣рд░реВрдорд╛ FPGA рдкреНрд░рд╡реЗрд╢рдХреЛ рдЕрдкрд░рд┐рд╣рд╛рд░реНрдпрддрд╛

рдбреЗрдЯрд╛ рдХреЗрдиреНрджреНрд░рд╣рд░реВрдорд╛ FPGA рдкреНрд░рд╡реЗрд╢рдХреЛ рдЕрдкрд░рд┐рд╣рд╛рд░реНрдпрддрд╛
рддрдкрд╛рдИрдВ FPGA рд╣рд░реВрдХрд╛ рд▓рд╛рдЧрд┐ рдкреНрд░реЛрдЧреНрд░рд╛рдо рдЧрд░реНрди рдЪрд┐рдк рдбрд┐рдЬрд╛рдЗрдирд░ рд╣реБрдиреБ рдЖрд╡рд╢реНрдпрдХ рдЫреИрди, рдЬрд╕реНрддреИ рддрдкрд╛рдИрдВ рдЬрд╛рднрд╛рдорд╛ рдХреЛрдб рд▓реЗрдЦреНрдирдХреЛ рд▓рд╛рдЧрд┐ C++ рдкреНрд░реЛрдЧреНрд░рд╛рдорд░ рд╣реБрдиреБ рдЖрд╡рд╢реНрдпрдХ рдЫреИрдиред рдпрджреНрдпрдкрд┐, рджреБрд╡реИ рдЕрд╡рд╕реНрдерд╛рдорд╛ рдпреЛ рд╕рдореНрднрд╡рддрдГ рдЙрдкрдпреЛрдЧреА рд╣реБрдиреЗрдЫред

рдЬрд╛рднрд╛ рд░ FPGA рдкреНрд░рд╡рд┐рдзрд┐рд╣рд░реВ рджреБрд╡реИрдХреЛ рд╡реНрдпрд╛рдкрд╛рд░реАрдХрд░рдг рдЧрд░реНрдиреЗ рд▓рдХреНрд╖реНрдп рдкрдЫрд┐рд▓реНрд▓реЛ рджрд╛рд╡реАрд▓рд╛рдИ рдЦрдгреНрдбрди рдЧрд░реНрдиреБ рд╣реЛред FPGAs рдХреЛ рд▓рд╛рдЧрд┐ рдЦреБрд╕реАрдХреЛ рдЦрдмрд░ - рдкреНрд░реЛрдЧреНрд░рд╛рдореЗрдмрд▓ рддрд░реНрдХ рдпрдиреНрддреНрд░рдХреЛ рдЖрд╡рд┐рд╖реНрдХрд╛рд░ рдкрдЫрд┐ 35 рд╡рд░реНрд╖рдорд╛ рд╕рд╣реА рдПрдмреНрд╕реНрдЯреНрд░реЗрдХреНрд╢рди рд▓реЗрдпрд░рд╣рд░реВ рд░ рдЯреВрд▓рд╕реЗрдЯ рдкреНрд░рдпреЛрдЧ рдЧрд░реЗрд░, CPUs, DSPs, GPUs рд╡рд╛ рдЕрдиреБрдХреВрд▓рди ASIC рдХреЛ рдЕрдиреНрдп рдХреБрдиреИ рдкрдирд┐ рд░реВрдкрдХреЛ рд╕рдЯреНрдЯрд╛ FPGAs рдХреЛ рд▓рд╛рдЧрд┐ рдПрд▓реНрдЧреЛрд░рд┐рджрдо рд░ рдбреЗрдЯрд╛ рдкреНрд░рд╡рд╛рд╣рд╣рд░реВ рд╕рд┐рд░реНрдЬрдирд╛ рдЧрд░рд┐рдПрдХреЛ рдЫред рдмрдвреНрджреЛ рд╕рд╛рдорд╛рдиреНрдпред рд╕рдЬрд┐рд▓реЛред

рддрд┐рдиреАрд╣рд░реВрдХреЛ рд╕рд┐рд░реНрдЬрдирд╛рдХреЛ рдЕрджреНрднреБрдд рд╕рдордпрдмрджреНрдзрддрд╛ рдпрд╕ рддрдереНрдпрдорд╛ рдкреНрд░рд╕реНрдЯ рд╣реБрдиреНрдЫ рдХрд┐ CPUs рд▓реЗ рдзреЗрд░реИ рдХрд╛рд░реНрдпрд╣рд░реВ рдЧрд░реНрдирдХреЛ рд▓рд╛рдЧрд┐ рдбрд╛рдЯрд╛ рдХреЗрдиреНрджреНрд░рд╣рд░реВрдХреЛ рдПрдХ рдорд╛рддреНрд░ рдХрдореНрдкреНрдпреБрдЯрд┐рдЩ рдореЛрдбреНрдпреБрд▓ рд░рд╣рди рд╕рдХреЗрди - рд╡рд┐рднрд┐рдиреНрди рдХрд╛рд░рдгрд╣рд░реВрдХрд╛ рд▓рд╛рдЧрд┐ - FPGAs рд▓реЗ рддрд┐рдиреАрд╣рд░реВрдХреЛ рдкреНрд░рднрд╛рд╡рдХрд╛рд░рд┐рддрд╛ рд╣рд╛рд╕рд┐рд▓ рдЧрд░реНрдпреЛ, рдЧрддрд┐, рдХрдо рд╡рд┐рд▓рдореНрдмрддрд╛, рдиреЗрдЯрд╡рд░реНрдХрд┐рдЩ рдХреНрд╖рдорддрд╛рд╣рд░реВ рдкреНрд░рджрд╛рди рдЧрд░реНрджреИред рд░ рдореЗрдореЛрд░реА - рдЖрдзреБрдирд┐рдХ FPGA SoCs рдХреЛ рд╡рд┐рд╖рдо рдХрдореНрдкреНрдпреБрдЯрд┐рдЩ рдХреНрд╖рдорддрд╛рд╣рд░реВ, рдЬреБрди рд▓рдЧрднрдЧ рдкреВрд░реНрдг рдХрдореНрдкреНрдпреБрдЯрд┐рдЩ рдкреНрд░рдгрд╛рд▓реАрд╣рд░реВ рд╣реБрдиреНред рдпрджреНрдпрдкрд┐, FPGA рд╣рд░реВ рдкрдирд┐ рд╣рд╛рдЗрдмреНрд░рд┐рдб рдкреНрд░рдгрд╛рд▓реАрд╣рд░реВрдорд╛ рдЕрдиреНрдп рдЙрдкрдХрд░рдгрд╣рд░реВрд╕рдБрдЧ рд╕рдлрд▓рддрд╛рдкреВрд░реНрд╡рдХ рдЬреЛрдбрд┐рдПрдХрд╛ рдЫрдиреН, рд░, рд╣рд╛рдореНрд░реЛ рд╡рд┐рдЪрд╛рд░рдорд╛, рддрд┐рдиреАрд╣рд░реВрд▓реЗ рднрд░реНрдЦрд░реИ рдХрдореНрдкреНрдпреБрдЯрд┐рдЩ рдкрджрд╛рдиреБрдХреНрд░рдордорд╛ рдЖрдлреНрдиреЛ рд╕рд╣реА рд╕реНрдерд╛рди рдЦреЛрдЬреНрди рдерд╛рд▓реЗрдХрд╛ рдЫрдиреНред

рддреНрдпрд╕реИрд▓реЗ рд╣рд╛рдореАрд▓реЗ рдЬрдирд╡рд░реА реиреи рдорд╛ рд╕рд╛рди рдЬреЛрд╕рдорд╛ рдЕрд░реНрдХреЛ FPGA рдкреНрд▓реЗрдЯрдлрд░реНрдо рд╕рдореНрдореЗрд▓рди рдЖрдпреЛрдЬрдирд╛ рдЧрд░реНрдпреМрдВред рд╕реНрд╡рд╛рднрд╛рд╡рд┐рдХ рд░реВрдкрдорд╛, рд╡рд┐рд╢реНрд╡рдХреЛ рдореБрдЦреНрдп FPGA рдЖрдкреВрд░реНрддрд┐рдХрд░реНрддрд╛рд╣рд░реВ рдордзреНрдпреЗ рдПрдХ рд░ рдпрд╕ рдХреНрд╖реЗрддреНрд░рдорд╛ рдЕрдЧреНрд░рдЧрд╛рдореА Xilinx рд╣реЛред Ivo Bolsens, рд╡рд░рд┐рд╖реНрда рдЙрдкрд╛рдзреНрдпрдХреНрд╖ рд░ Xilinx рдХрд╛ рдкреНрд░рдореБрдЦ рдЯреЗрдХреНрдиреЛрд▓реЛрдЬреА рдЕрдзрд┐рдХрд╛рд░реА, рд╕рдореНрдореЗрд▓рдирдорд╛ рдмреЛрд▓реЗ рд░ Xilinx рд▓реЗ рдбрд╛рдЯрд╛ рдХреЗрдиреНрджреНрд░рд╣рд░реВрдХреЛ рд▓рд╛рдЧрд┐ рдкрд░рд┐рд╡рд░реНрддрдиреАрдп рдХрдореНрдкреНрдпреБрдЯрд┐рдЩ рдкреНрд░рдгрд╛рд▓реАрд╣рд░реВ рд╕рд┐рд░реНрдЬрдирд╛ рдЧрд░реНрди рдХрд╕рд░реА рдорджреНрджрдд рдЧрд░рд┐рд░рд╣реЗрдХреЛ рдЫ рднрдиреЗрд░ рдЖрдЬ рд╣рд╛рдореАрд▓рд╛рдИ рдЖрдлреНрдирд╛ рд╡рд┐рдЪрд╛рд░рд╣рд░реВ рджрд┐рдПред

рдпрд╕рд▓реЗ рдкреНрд░рдгрд╛рд▓реА рдЖрд░реНрдХрд┐рдЯреЗрдХреНрдЯрд╣рд░реВ рд░ рдкреНрд░реЛрдЧреНрд░рд╛рдорд░рд╣рд░реВрд▓рд╛рдИ рдПрдХ рд╡рд┐рд╖рдо рдбрд╛рдЯрд╛ рдХреЗрдиреНрджреНрд░рдХреЛ рд╕рд╛рде рдЖрдЙрди рдзреЗрд░реИ рд╕рдордп рд▓рд┐рдпреЛ, рдЬрд╕рд▓реЗ рдХрдореНрдкреНрдпреБрдЯрд┐рдЩ, рднрдгреНрдбрд╛рд░рдг рд░ рдиреЗрдЯрд╡рд░реНрдХрд┐рдЩрдорд╛ рд╕рдорд╕реНрдпрд╛рд╣рд░реВ рд╕рдорд╛рдзрд╛рди рдЧрд░реНрдиреЗ рд╡рд┐рднрд┐рдиреНрди рдкреНрд░рдХрд╛рд░рдХрд╛ рдХрдореНрдкреНрдпреБрдЯрд░ рдкрд╛рд╡рд░рд╣рд░реВ рдкреНрд░рд╕реНрддреБрдд рдЧрд░реНрдиреЗрдЫред рд╡рд┐рднрд┐рдиреНрди CMOS рдпрдиреНрддреНрд░рд╣рд░реВ рдкреНрд░рдпреЛрдЧ рдЧрд░реЗрд░ рдореВрд░рдХреЛ рдХрд╛рдиреВрди рдкрдЫреНрдпрд╛рдЙрди рдпреЛ рдЭрдиреН рдХрдард┐рди рд╣реБрдБрджреИ рдЧрдЗрд░рд╣реЗрдХреЛ рддрдереНрдпрдХреЛ рдХрд╛рд░рдгрд▓реЗ рдпреЛ рдЖрд╡рд╢реНрдпрдХ рджреЗрдЦрд┐рдиреНрдЫред рдЕрд╣рд┐рд▓реЗрдХреЛ рд▓рд╛рдЧрд┐, рд╣рд╛рдореНрд░реЛ рднрд╛рд╖рд╛ рдЕрдЭреИ рдкрдирд┐ CPU-рдХреЗрдиреНрджреНрд░рд┐рдд рдЫ, рд░ рд╣рд╛рдореА рдЕрдЭреИ рдкрдирд┐ "рдПрдкреНрд▓рд┐рдХреЗрд╢рди рдПрдХреНрд╕реЗрд▓реЗрд░реЗрд╕рди" рдХреЛ рдмрд╛рд░реЗрдорд╛ рдХреБрд░рд╛ рдЧрд░реНрдЫреМрдВ, рдЬрд╕рдХреЛ рдЕрд░реНрде CPU рдорд╛ рдПрдХреНрд▓реИ рдЧрд░реНрди рд╕рдХрд┐рдиреЗ рднрдиреНрджрд╛ рд░рд╛рдореНрд░реЛ рдХрд╛рд░реНрдпрдХреНрд░рдорд╣рд░реВ рдЪрд▓рд╛рдЙрди рд╕рдХрд┐рдиреНрдЫред рд╕рдордп рдмрд┐рддреНрджреИ рдЬрд╛рдБрджрд╛, рдбрд╛рдЯрд╛ рдХреЗрдиреНрджреНрд░рд╣рд░реВ рдХрдореНрдкреНрдпреБрдЯрд┐рдЩ рдкрд╛рд╡рд░, рдбрд╛рдЯрд╛ рднрдгреНрдбрд╛рд░рдг, рд░ рд╕рдмреИ рдХреБрд░рд╛рд▓рд╛рдИ рдПрдХрд╕рд╛рде рдЬреЛрдбреНрдиреЗ рдкреНрд░реЛрдЯреЛрдХрд▓рд╣рд░реВрдХреЛ рд╕рдЩреНрдЧреНрд░рд╣ рдмрдиреНрдиреЗрдЫрдиреН, рд░ рд╣рд╛рдореА "рдХрдореНрдкреНрдпреБрдЯрд┐рдЩ" рд░ "рдПрдкреНрд▓рд┐рдХреЗрд╢рдирд╣рд░реВ" рдЬрд╕реНрддрд╛ рд╕рд░реНрддрд╣рд░реВрдорд╛ рдлрд░реНрдХрдиреЗрдЫреМрдВред рд╣рд╛рдЗрдмреНрд░рд┐рдб рдХрдореНрдкреНрдпреБрдЯрд┐рдЩ рдбреЗрд╕реНрдХрдЯрдк рд╡рд╛ рднрд░реНрдЪреБрдЕрд▓ рдореЗрд╕рд┐рдирд╣рд░реВрдорд╛ рдЪрд▓рд┐рд░рд╣реЗрдХреЛ рдЖрдЬрдХреЛ рдХреНрд▓рд╛рдЙрдб рд╕реЗрд╡рд╛рд╣рд░реВ рдЬрд╕реНрддреИ рд╕рд╛рдорд╛рдиреНрдп рдмрдиреНрдиреЗрдЫ, рд░ рдХреБрдиреИ рдмрд┐рдиреНрджреБрдорд╛ рд╣рд╛рдореА рддрд┐рдиреАрд╣рд░реВрд▓реЗ рдХрд╕рд░реА рдХрд╛рдо рдЧрд░реНрдЫрдиреН рднрдиреЗрд░ рд╡рд░реНрдгрди рдЧрд░реНрди "рдХрдореНрдкреНрдпреБрдЯрд┐рдЩ" рд╢рдмреНрдж рдкреНрд░рдпреЛрдЧ рдЧрд░реНрдиреЗрдЫреМрдВред рдХреЗрд╣рд┐ рдмрд┐рдиреНрджреБрдорд╛ - рд░ рдпреЛ рд╕рдореНрднрд╡ рдЫ рдХрд┐ FPGAs рд▓реЗ рдпрд╕ рдпреБрдЧрдорд╛ рдкреНрд░рд╡реЗрд╢ рдЧрд░реНрди рдорджреНрджрдд рдЧрд░реНрдиреЗрдЫ - рд╣рд╛рдореА рдпрд╕рд▓рд╛рдИ рдлреЗрд░рд┐ рдбреЗрдЯрд╛ рдкреНрд░рд╢реЛрдзрди рднрдиреНрдиреЗрдЫреМрдВред

рдбреЗрдЯрд╛ рдХреЗрдиреНрджреНрд░рд╣рд░реВрдорд╛ FPGA рд╣рд░реВ рдЕрдкрдирд╛рдЙрдиреЗ рдорд╛рдирд╕рд┐рдХрддрд╛рдорд╛ рдкрд░рд┐рд╡рд░реНрддрди рдЖрд╡рд╢реНрдпрдХ рд╣реБрдиреЗрдЫред "рдЖрдЬрдХрд╛ рдЕрдиреБрдкреНрд░рдпреЛрдЧрд╣рд░реВ рдЧрддрд┐ рдмрдврд╛рдЙрдиреЗ рддрд░рд┐рдХрд╛рд╣рд░реВ рдмрд╛рд░реЗ рд╕реЛрдЪреНрджрд╛, рддрдкрд╛рдИрдВрд▓реЗ рддрд┐рдиреАрд╣рд░реВ рдХрд╕рд░реА рдЪрд▓реНрдЫрдиреН, рдХреБрди рд╕реНрд░реЛрддрд╣рд░реВ рдкреНрд░рдпреЛрдЧ рдЧрд░рд┐рдиреНрдЫ, рд╕рдордп рдХрд╣рд╛рдБ рдЦрд░реНрдЪ рдЧрд░рд┐рдиреНрдЫ рднрдиреНрдиреЗ рдЖрдзрд╛рд░рднреВрдд рдХреБрд░рд╛рд╣рд░реВрдорд╛ рдЬрд╛рдиреБрдкрд░реНрдЫ," рдмреЛрд▓рд╕реЗрдиреНрд╕ рдмрддрд╛рдЙрдБрдЫрдиреНред - рддрдкрд╛рдИрдВрд▓реЗ рд╕рдорд╛рдзрд╛рди рдЧрд░реНрди рдЦреЛрдЬреНрдиреБ рднрдПрдХреЛ рд╕рд╛рдорд╛рдиреНрдп рд╕рдорд╕реНрдпрд╛рдХреЛ рдЕрдзреНрдпрдпрди рдЧрд░реНрди рдЖрд╡рд╢реНрдпрдХ рдЫред рдЖрдЬ рдбрд╛рдЯрд╛ рдХреЗрдиреНрджреНрд░рд╣рд░реВрдорд╛ рдЪрд▓рд┐рд░рд╣реЗрдХрд╛ рдзреЗрд░реИ рдЕрдиреБрдкреНрд░рдпреЛрдЧрд╣рд░реВрд▓реЗ рдареВрд▓реЛ рдорд╛рддреНрд░рд╛рдорд╛ рд╕реНрд░реЛрддрд╣рд░реВ рдЦрдкрдд рдЧрд░реНрди рдорд╛рдкрди рдЧрд░реНрдЫрдиреНред рдЙрджрд╛рд╣рд░рдгрдХрд╛ рд▓рд╛рдЧрд┐, рдореЗрд╕рд┐рди рд▓рд░реНрдирд┐рдЩ рд▓рд┐рдиреБрд╣реЛрд╕реН, рдЬрд╕рд▓реЗ рдХрдореНрдкреНрдпреБрдЯрд┐рдЩ рдиреЛрдбрд╣рд░реВрдХреЛ рдареВрд▓реЛ рд╕рдВрдЦреНрдпрд╛ рдкреНрд░рдпреЛрдЧ рдЧрд░реНрджрдЫред рддрд░ рдЬрдм рд╣рд╛рдореА рдкреНрд░рд╡реЗрдЧрдХреЛ рдмрд╛рд░реЗрдорд╛ рдХреБрд░рд╛ рдЧрд░реНрдЫреМрдВ, рд╣рд╛рдореАрд▓реЗ рдХрдореНрдкреНрдпреБрдЯрд┐рдЩрдХреЛ рдЧрддрд┐ рдмрдврд╛рдЙрдиреЗ рдорд╛рддреНрд░ рд╣реЛрдЗрди, рдкреВрд░реНрд╡рд╛рдзрд╛рд░рдХреЛ рдЧрддрд┐ рдмрдврд╛рдЙрдиреЗ рдмрд╛рд░реЗрдорд╛ рдкрдирд┐ рд╕реЛрдЪреНрдиреБрдкрд░реНрдЫред"

рдЙрджрд╛рд╣рд░рдгрдХрд╛ рд▓рд╛рдЧрд┐, рдмреЛрд▓рд╕реЗрдиреНрд╕рд▓реЗ рдЕрднреНрдпрд╛рд╕рдорд╛ рдЕрдзреНрдпрдпрди рдЧрд░реЗрдХреЛ рдореЗрд╢рд┐рди рд▓рд░реНрдирд┐рдЩ рдЕрдкрд░реЗрд╕рдирд╣рд░реВрдХреЛ рдкреНрд░рдХрд╛рд░рдорд╛, рд▓рдЧрднрдЧ 50% рд╕рдордп рдлреИрд▓рд┐рдПрдХреЛ рдХрдореНрдкреНрдпреБрдЯрд┐рдЩ рдкрд╛рд╡рд░рдХреЛ рдмреАрдЪрдорд╛ рдбреЗрдЯрд╛ рд╕реНрдерд╛рдирд╛рдиреНрддрд░рдг рдЧрд░реНрди рдЦрд░реНрдЪ рд╣реБрдиреНрдЫ, рд░ рдмрд╛рдБрдХреА рдЖрдзрд╛ рд╕рдордп рдорд╛рддреНрд░ рдЧрдгрдирд╛рдорд╛ рдЦрд░реНрдЪ рд╣реБрдиреНрдЫред

"рдпрд╣рд╛рдБ рдорд▓рд╛рдИ рд▓рд╛рдЧреНрдЫ рдХрд┐ FPGA рд▓реЗ рдорджреНрджрдд рдЧрд░реНрди рд╕рдХреНрдЫ, рдХрд┐рдирдХрд┐ рд╣рд╛рдореА рдпреЛ рд╕реБрдирд┐рд╢реНрдЪрд┐рдд рдЧрд░реНрди рд╕рдХреНрдЫреМрдВ рдХрд┐ рдПрдкреНрд▓рд┐рдХреЗрд╕рдирдХреЛ рдХрдореНрдкреНрдпреВрдЯреЗрд╢рдирд▓ рд░ рд╕рдВрдЪрд╛рд░ рдкрдХреНрд╖рд╣рд░реВ рдЕрдиреБрдХреВрд▓рд┐рдд рдЫрдиреНред рд░ рд╣рд╛рдореА рдпрд╕рд▓рд╛рдИ рд╕рдордЧреНрд░ рдкреВрд░реНрд╡рд╛рдзрд╛рд░ рд╕реНрддрд░рдорд╛ рд░ рдЪрд┐рдк рд╕реНрддрд░рдорд╛ рдЧрд░реНрди рд╕рдХреНрдЫреМрдВред рдпреЛ FPGAs рдХреЛ рдареВрд▓реЛ рдлрд╛рдЗрджрд╛рд╣рд░реВ рдордзреНрдпреЗ рдПрдХ рд╣реЛ, рддрдкрд╛рдИрдВрд▓рд╛рдИ рд╡рд┐рд╢реЗрд╖ рдЕрдиреБрдкреНрд░рдпреЛрдЧ рдЖрд╡рд╢реНрдпрдХрддрд╛рд╣рд░реВрдХреЛ рд▓рд╛рдЧрд┐ рд╕рдЮреНрдЪрд╛рд░ рдиреЗрдЯрд╡рд░реНрдХрд╣рд░реВ рд╕рд┐рд░реНрдЬрдирд╛ рдЧрд░реНрди рдЕрдиреБрдорддрд┐ рджрд┐рдБрджреИред AI рд╡рд░реНрдХрд▓реЛрдбрд╣рд░реВрдорд╛ рдбреЗрдЯрд╛ рдЖрдиреНрджреЛрд▓рдирдХреЛ рд╡рд┐рд╢рд┐рд╖реНрдЯ рдврд╛рдБрдЪрд╛рд╣рд░реВрдорд╛ рдЖрдзрд╛рд░рд┐рдд, рдореИрд▓реЗ рдЬрдЯрд┐рд▓ рд╕реНрд╡рд┐рдЪ-рдЖрдзрд╛рд░рд┐рдд рд╡рд╛рд╕реНрддреБрдХрд▓рд╛рдХреЛ рдЖрд╡рд╢реНрдпрдХрддрд╛ рджреЗрдЦреНрджрд┐рдиред рддрдкрд╛рдИрдВ рдареВрд▓реЛ рдбрд╛рдЯрд╛ рдкреНрд░рд╡рд╛рд╣ рд╕рдВрдЧ рдиреЗрдЯрд╡рд░реНрдХ рдирд┐рд░реНрдорд╛рдг рдЧрд░реНрди рд╕рдХреНрдиреБрд╣реБрдиреНрдЫред рдпреЛ рдиреИ рддрдВрддреНрд░рд┐рдХрд╛ рд╕рдЮреНрдЬрд╛рд▓ рдкреНрд░рд╢рд┐рдХреНрд╖рдг рдХрд╛рд░реНрдпрд╣рд░реВрдорд╛ рд▓рд╛рдЧреВ рд╣реБрдиреНрдЫ - рддрдкрд╛рдЗрдБ рдкреНрдпрд╛рдХреЗрдЯ рдЖрдХрд╛рд░рд╣рд░реВрд╕рдБрдЧ рдЬрд╛рд▓ рдиреЗрдЯрд╡рд░реНрдХ рдмрдирд╛рдЙрди рд╕рдХреНрдиреБрд╣реБрдиреНрдЫ рдЬреБрди рдПрдХ рд╡рд┐рд╢реЗрд╖ рдХрд╛рд░реНрдпрдорд╛ рдЕрдиреБрдХреВрд▓ рд╣реБрдиреНрдЫред FPGA рдХреЛ рдкреНрд░рдпреЛрдЧ рдЧрд░реЗрд░, рдбрд╛рдЯрд╛ рдЯреНрд░рд╛рдиреНрд╕рдлрд░ рдкреНрд░реЛрдЯреЛрдХрд▓ рд░ рд╕рд░реНрдХрд┐рдЯ рдЯреЛрдкреЛрд▓реЛрдЬреАрд╣рд░реВ рдзреЗрд░реИ рд╕рдЯреАрдХ рд░реВрдкрдорд╛ рдорд╛рдкрди рдЧрд░реНрди рд╕рдХрд┐рдиреНрдЫ рд░ рдПрдХ рд╡рд┐рд╢реЗрд╖ рдЕрдиреБрдкреНрд░рдпреЛрдЧрдХреЛ рд▓рд╛рдЧрд┐ рдЕрдиреБрдХреВрд▓ рдЧрд░реНрди рд╕рдХрд┐рдиреНрдЫред рд░ рдореЗрд╕рд┐рди рд▓рд░реНрдирд┐рдЩрдХреЛ рдорд╛рдорд▓рд╛рдорд╛, рдпреЛ рдкрдирд┐ рд╕реНрдкрд╖реНрдЯ рдЫ рдХрд┐ рд╣рд╛рдореАрд▓рд╛рдИ рдбрдмрд▓-рдкрд░рд┐рд╢реБрджреНрдзрддрд╛ рдлреНрд▓реЛрдЯрд┐рдВрдЧ рдкреЛрдЗрдиреНрдЯ рдирдореНрдмрд░рд╣рд░реВ рдЖрд╡рд╢реНрдпрдХ рдкрд░реНрджреИрди, рд░ рд╣рд╛рдореА рдпрд╕рд▓рд╛рдИ рдкрдирд┐ рд╕рдорд╛рдпреЛрдЬрди рдЧрд░реНрди рд╕рдХреНрдЫреМрдВред"

FPGA рд░ CPU рд╡рд╛ рдЕрдиреБрдХреВрд▓рди ASIC рдмреАрдЪрдХреЛ рднрд┐рдиреНрдирддрд╛ рдпреЛ рд╣реЛ рдХрд┐ рдкрдЫрд┐рд▓реНрд▓реЛ рдлреНрдпрд╛рдХреНрдЯреНрд░реАрдорд╛ рдкреНрд░реЛрдЧреНрд░рд╛рдо рдЧрд░рд┐рдПрдХреЛ рдЫ, рд░ рддреНрдпрд╕ рдкрдЫрд┐ рддрдкрд╛рдИрд▓реЗ рдбреЗрдЯрд╛рдХреЛ рдкреНрд░рдХрд╛рд░рд╣рд░реВ рдЧрдгрдирд╛ рдЧрд░рд┐рдБрджреИрдЫ рд╡рд╛ рддрддреНрд╡рд╣рд░реВ рдЧрдгрдирд╛ рдЧрд░рд┐рдБрджреИ рдЫ, рд╡рд╛ рдбреЗрдЯрд╛рдХреЛ рдкреНрд░рдХреГрддрд┐рдХреЛ рдмрд╛рд░реЗрдорд╛ рдЖрдлреНрдиреЛ рдорди рдкрд░рд┐рд╡рд░реНрддрди рдЧрд░реНрди рд╕рдХреНрдиреБрд╣реБрдиреНрдиред рдЙрдкрдХрд░рдг рдорд╛рд░реНрдлрдд рдкреНрд░рд╡рд╛рд╣ред FPGA рд▓реЗ рддрдкрд╛рдИрдВрд▓рд╛рдИ рдЖрдлреНрдиреЛ рдорди рдкрд░рд┐рд╡рд░реНрддрди рдЧрд░реНрди рдЕрдиреБрдорддрд┐ рджрд┐рдиреНрдЫ рдпрджрд┐ рдЕрдкрд░реЗрдЯрд┐рдЩ рдЕрд╡рд╕реНрдерд╛рд╣рд░реВ рдкрд░рд┐рд╡рд░реНрддрди рд╣реБрдиреНрдЫред

рд╡рд┐рдЧрддрдорд╛, рдпреЛ рд▓рд╛рдн рд▓рд╛рдЧрддрдорд╛ рдЖрдпреЛ, рдЬрдм FPGA рдкреНрд░реЛрдЧреНрд░рд╛рдорд┐рдВрдЧ рд╣реГрджрдпрдХреЛ рдмреЗрд╣реЛрд╢рдХреЛ рд▓рд╛рдЧрд┐ рдерд┐рдПрдиред C, C++, рд╡рд╛ рдкрд╛рдЗрдердирдорд╛ CPU-рд╕рдорд╛рдирд╛рдиреНрддрд░ рдЕрдиреБрдкреНрд░рдпреЛрдЧрд╣рд░реВ рд▓реЗрдЦреНрдирдХрд╛ рд▓рд╛рдЧрд┐ рдкреНрд░реЛрдЧреНрд░рд╛рдорд░рд╣рд░реВрд▓реЗ рдкреНрд░рдпреЛрдЧ рдЧрд░реНрдиреЗ рдЙрдкрдХрд░рдгрд╣рд░реВрд╕рдБрдЧ рд░рд╛рдореНрд░реЛрд╕рдБрдЧ рдПрдХреАрдХреГрдд рдЧрд░реНрди FPGA рдХрдореНрдкрд╛рдЗрд▓рд░рд╣рд░реВ рдЦреЛрд▓реНрди рд░ FPGA рдорд╛ рдкреНрд░рдХреНрд░рд┐рдпрд╛рд╣рд░реВрд▓рд╛рдИ рдЧрддрд┐ рджрд┐рдиреЗ рдкреБрд╕реНрддрдХрд╛рд▓рдпрд╣рд░реВрдорд╛ рдХреЗрд╣реА рдХрд╛рдо рдЖрдЙрдЯрд╕реЛрд░реНрд╕ рдЧрд░реНрди рдЖрд╡рд╢реНрдпрдХ рдЫред рдпреЛ Vitis рдореЗрд╕рд┐рди рд▓рд░реНрдирд┐рдЩ рд╕реНрдЯреНрдпрд╛рдХрд▓реЗ рдЧрд░реНрдЫ, рдХреНрдпрд╛рдлреЗ рд░ рдЯреЗрдиреНрд╕рд░рдлреНрд▓реЛ рдЬрд╕реНрддрд╛ ML рдкреНрд▓реЗрдЯрдлрд░реНрдорд╣рд░реВрд▓рд╛рдИ рдкрд╛рд╡рд░ рдЧрд░реНрджреИ, рдкрд░рдореНрдкрд░рд╛рдЧрдд AI рдореЛрдбреЗрд▓рд╣рд░реВ рдЪрд▓рд╛рдЙрдирдХреЛ рд▓рд╛рдЧрд┐ рдкреБрд╕реНрддрдХрд╛рд▓рдпрд╣рд░реВ рд╡рд╛ рднрд┐рдбрд┐рдпреЛ рдЯреНрд░рд╛рдиреНрд╕рдХреЛрдбрд┐рдЩ, рднрд┐рдбрд┐рдпреЛ рд╡рд╕реНрддреБ рдкрд╣рд┐рдЪрд╛рди, рд░ рдбреЗрдЯрд╛ рд╡рд┐рд╢реНрд▓реЗрд╖рдг рдЬрд╕реНрддрд╛ рдХрд╛рд░реНрдпрд╣рд░реВрдорд╛ FPGA рдХреНрд╖рдорддрд╛рд╣рд░реВ рдердкреНрдиреЗ, рд╡рд┐рддреНрддреАрдп рдЬреЛрдЦрд┐рдо рд╡реНрдпрд╡рд╕реНрдерд╛рдкрди рд░ рдХреБрдиреИ рддреЗрд╕реНрд░реЛред - рдкрд╛рд░реНрдЯреА рдкреБрд╕реНрддрдХрд╛рд▓рдпрд╣рд░реВред

рдпреЛ рдЕрд╡рдзрд╛рд░рдгрд╛ Nvidia рдХреЛ CUDA рдкреНрд░реЛрдЬреЗрдХреНрдЯ рднрдиреНрджрд╛ рдзреЗрд░реИ рдлрд░рдХ рдЫреИрди, рдЬреБрди рдПрдХ рджрд╢рдХ рдкрд╣рд┐рд▓реЗ рд╕реБрд░реБ рдЧрд░рд┐рдПрдХреЛ рдерд┐рдпреЛ, рдЬрд╕рд▓реЗ GPU рдПрдХреНрд╕реЗрд▓реЗрдЯрд░рд╣рд░реВрдорд╛ рд╕рдорд╛рдирд╛рдиреНрддрд░ рдХрдореНрдкреНрдпреБрдЯрд┐рдЩ рдЕрдлрд▓реЛрдб рдЧрд░реНрджрдЫ, рд╡рд╛ AMD рдХреЛ ROCm рдЯреВрд▓рдХрд┐рдЯрдмрд╛рдЯ, рд╡рд╛ Intel рдХреЛ OneAPI рдкреНрд░реЛрдЬреЗрдХреНрдЯрдХреЛ рд╡рд╛рдЪрд╛рдмрд╛рдЯ, рдЬреБрди рд╡рд┐рднрд┐рдиреНрди CPUs, GPUs рд░ FPGA рдорд╛ рдЪрд▓реНрдиреБ рдкрд░реНрдЫред

рдХреЗрд╡рд▓ рдкреНрд░рд╢реНрди рдпреЛ рд╣реЛ рдХрд┐ рдпреА рд╕рдмреИ рдЙрдкрдХрд░рдгрд╣рд░реВ рдХрд╕рд░реА рдПрдХрд╕рд╛рде рдЬреЛрдбрд┐рдиреЗрдЫрдиреН рддрд╛рдХрд┐ рдХреБрдиреИ рдкрдирд┐ рд╡реНрдпрдХреНрддрд┐рд▓реЗ рдЖрдлреНрдиреЛ рд╡рд┐рд╡реЗрдХрдорд╛ рдХрдореНрдкреНрдпреБрдЯрд┐рдЩ рд╢рдХреНрддрд┐рд╣рд░реВрдХреЛ рд╕реЗрдЯ рдкреНрд░реЛрдЧреНрд░рд╛рдо рдЧрд░реНрди рд╕рдХреНрдЫред рдпреЛ рдорд╣рддреНрддреНрд╡рдкреВрд░реНрдг рдЫ рдХрд┐рдирднрдиреЗ FPGA рд╣рд░реВ рдХреБрдиреИ рдкрдирд┐ рдЙрдкрд▓рдмреНрдз CPU рд╣рд░реВ рднрдиреНрджрд╛ рдзреЗрд░реИ рдЬрдЯрд┐рд▓ рднрдПрдХрд╛ рдЫрдиреНред рддрд┐рдиреАрд╣рд░реВ рд╕рдмреИрднрдиреНрджрд╛ рдЙрдиреНрдирдд рдЙрддреНрдкрд╛рджрди рдкреНрд░рдХреНрд░рд┐рдпрд╛рд╣рд░реВ рд░ рд╕рдмреИрднрдиреНрджрд╛ рдЖрдзреБрдирд┐рдХ рдЪрд┐рдк рдкреНрдпрд╛рдХреЗрдЬрд┐рдЩ рдкреНрд░рд╡рд┐рдзрд┐рд╣рд░реВ рдкреНрд░рдпреЛрдЧ рдЧрд░реЗрд░ рдирд┐рд░реНрдорд┐рдд рдЫрдиреНред рд░ рддрд┐рдиреАрд╣рд░реВрд▓реЗ рдЖрдлреНрдиреЛ рдард╛рдЙрдБ рднреЗрдЯреНрдЯрд╛рдЙрдиреЗрдЫрдиреН, рдХрд┐рдирдХрд┐ рд╣рд╛рдореА рдЕрдм рд╕рдордп, рдкреИрд╕рд╛, рдКрд░реНрдЬрд╛ рд░ рдмреБрджреНрдзрд┐ рдмрд░реНрдмрд╛рдж рдЧрд░реНрди рд╕рдХреНрджреИрдиреМрдВ - рдпреА рд╕рдмреИ рдзреЗрд░реИ рдорд╣рдБрдЧреЛ рд╕реНрд░реЛрддрд╣рд░реВ рдЫрдиреНред

"FPGAs рд▓реЗ рдкреНрд░рд╛рд╡рд┐рдзрд┐рдХ рдлрд╛рдЗрджрд╛рд╣рд░реВ рдкреНрд░рджрд╛рди рдЧрд░реНрджрдЫ," рдмреЛрд▓рд╕реЗрдиреНрд╕ рднрдиреНрдЫрдиреНред - рд░ рдпреЛ рдЕрдиреБрдХреВрд▓рдирддрд╛ рд░ рдкреБрди: рдХрдиреНрдлрд┐рдЧрд░реЗрдмрд┐рд▓рд┐рдЯреАрдХреЛ рдмрд╛рд░реЗрдорд╛ рд╕рд╛рдорд╛рдиреНрдп рд╡рд┐рдЬреНрдЮрд╛рдкрди рдорд╛рддреНрд░ рд╣реЛрдЗрдиред рд╕рдмреИ рдорд╣рддреНрддреНрд╡рдкреВрд░реНрдг рдЕрдиреБрдкреНрд░рдпреЛрдЧрд╣рд░реВрдорд╛ - рдореЗрд╕рд┐рди рд▓рд░реНрдирд┐рдЩ, рдЧреНрд░рд╛рдл рд╡рд┐рд╢реНрд▓реЗрд╖рдг, рдЙрдЪреНрдЪ-рдЧрддрд┐ рд╡реНрдпрд╛рдкрд╛рд░, рдЖрджрд┐ред - рддрд┐рдиреАрд╣рд░реВрд╕рдБрдЧ рдбреЗрдЯрд╛ рд╡рд┐рддрд░рдг рдкрде рдорд╛рддреНрд░ рд╣реЛрдЗрди, рддрд░ рдореЗрдореЛрд░реА рдЖрд░реНрдХрд┐рдЯреЗрдХреНрдЪрд░ рдкрдирд┐ - рдбреЗрдЯрд╛ рдЪрд┐рдк рднрд┐рддреНрд░ рдХрд╕рд░реА рд╕рд░реНрдЫ рднрдиреНрдиреЗ рд╡рд┐рд╢реЗрд╖ рдХрд╛рд░реНрдпрдорд╛ рдЕрдиреБрдХреВрд▓рди рдЧрд░реНрдиреЗ рдХреНрд╖рдорддрд╛ рдЫред FPGA рд╣рд░реВрдорд╛ рдЕрдиреНрдп рдпрдиреНрддреНрд░рд╣рд░реВ рднрдиреНрджрд╛ рдзреЗрд░реИ рдореЗрдореЛрд░реА рдмрдирд╛рдЗрдПрдХреЛ рдЫред рдпреЛ рдкрдирд┐ рдзреНрдпрд╛рдирдорд╛ рд░рд╛рдЦреНрдиреБ рдкрд░реНрдЫ рдХрд┐ рдпрджрд┐ рдХреБрдиреИ рдХрд╛рд░реНрдп рдПрдЙрдЯреИ FPGA рдорд╛ рдлрд┐рдЯ рд╣реБрдБрджреИрди рднрдиреЗ, рддрдкрд╛рдИрд▓реЗ рдзреЗрд░реИ CPUs рд╡рд╛ GPU рд╣рд░реВрдорд╛ рдХрд╛рд░реНрдпрд╣рд░реВ рд╕реНрдХреЗрд▓ рдЧрд░реНрджрд╛ рддрдкрд╛рдИрд▓рд╛рдИ рдкрд░реНрдЦрдиреЗ рд╣рд╛рдирд┐рд╣рд░реВрдХреЛ рд╕рд╛рдордирд╛ рдирдЧрд░реА рдзреЗрд░реИ рдЪрд┐рдкрд╣рд░реВрдорд╛ рдорд╛рдкрди рдЧрд░реНрди рд╕рдХреНрдиреБрд╣реБрдиреНрдЫред"

рд╕реНрд░реЛрдд: www.habr.com

рдПрдХ рдЯрд┐рдкреНрдкрдгреА рдердкреНрди