एक कार्यरत PCI एक्सप्रेस 5.0 इन्टरफेस ताइपेई मा एक सम्मेलन मा देखाइएको थियो

तपाईलाई थाहा छ, PCI एक्सप्रेस इन्टरफेसको क्युरेटर, अन्तर-औद्योगिक समूह PCI-SIG, स्पेसिफिकेशन संस्करण 5.0 प्रयोग गरी PCI एक्सप्रेस बसको नयाँ संस्करण बजारमा ल्याउन तालिकाको लामो ढिलाइको लागि हतारमा छ। PCIe 5.0 विशिष्टताहरूको अन्तिम संस्करण यसद्वारा स्वीकृत भएको छ वसन्त inतुमा, र नयाँ वर्षमा अपडेट गरिएको बसको लागि समर्थन भएका उपकरणहरू बजारमा देखा पर्नेछ। हामी तपाईंलाई याद गरौं, PCIe 4.0 को तुलनामा, PCIe 5.0 लाइनमा स्थानान्तरण गति प्रति सेकेन्ड (32 GT/s) 32 gigatransactions मा दोब्बर हुनेछ।

निर्दिष्टीकरणहरू विनिर्देशहरू हुन्, तर नयाँ इन्टरफेसको व्यावहारिक कार्यान्वयनको लागि, तेस्रो-पक्ष नियन्त्रक विकासकर्ताहरूलाई इजाजतपत्रको लागि काम गर्ने सिलिकन र ब्लकहरू आवश्यक छन्। यी मध्ये एक निर्णय हिजो र आज ताइपेई मा एक सम्मेलन मा देखायो कम्पनीहरू Astera Labs, Synopsys र Intel। यो दावी गरिएको छ कि यो पहिलो व्यापक समाधान हो जुन उत्पादनमा कार्यान्वयन र लाइसेन्सको लागि पूर्ण रूपमा तयार छ।

ताइवानमा देखाइएको प्लेटफर्मले Intel को पूर्व-उत्पादन चिप, Synopsys DesignWare नियन्त्रक र कम्पनीको PCIe 5.0 भौतिक तह प्रयोग गर्दछ, जुन इजाजतपत्र अन्तर्गत खरिद गर्न सकिन्छ, साथै Astera Labs बाट retimers। रेटिमरहरू चिप्स हुन् जसले हस्तक्षेपको उपस्थितिमा वा कमजोर संकेतको घटनामा घडीको पल्सको अखण्डता पुनर्स्थापित गर्दछ।

तपाईले कल्पना गर्न सक्नुहुन्छ, एक लाइनमा डेटा प्रसारणको गति बढ्दै जाँदा, संचार लाइनहरू लम्बिँदा सिग्नलको अखण्डता घट्दै जान्छ। उदाहरणका लागि, PCIe 4.0 लाइनका लागि निर्दिष्टीकरणहरू अनुसार, लाइनमा जडानहरू प्रयोग नगरी प्रसारण दायरा PCIe 30 लाइनको लागि मात्र 5.0 सेमी हो, यो दूरी अझ छोटो हुनेछ र यति दूरीमा पनि समावेश गर्न आवश्यक छ। नियन्त्रक सर्किट मा retimers। Astera Labs ले PCIe 4.0 इन्टरफेस र PCIe 5.0 इन्टरफेसको भागको रूपमा काम गर्न सक्ने रिटिमरहरू विकास गर्न व्यवस्थित गर्यो, जुन सम्मेलनमा प्रदर्शन गरिएको थियो।

स्रोत: 3dnews.ru