HPVM 2.0, CPU, GPU, FPGA र हार्डवेयर एक्सेलेटरहरूको लागि एक कम्पाइलर, प्रकाशित गरिएको छ।

LLVM परियोजनाले HPVM 2.0 (Heterogeneous Parallel Virtual Machine) को रिलीजको घोषणा गर्‍यो, एक कम्पाइलर जसको उद्देश्य विषम प्रणालीहरूको लागि प्रोग्रामिङ सरल बनाउन र CPUs, GPUs, FPGAs, र डोमेन-विशिष्ट हार्डवेयर एक्सेलेरेटरहरूको लागि कोड उत्पादन उपकरणहरू उपलब्ध गराउने थियो। परियोजना कोड Apache 2.0 लाइसेन्स अन्तर्गत वितरित गरिएको छ।

विषम समानान्तर प्रणालीहरूको लागि प्रोग्रामिङ समान प्रणालीमा कम्पोनेन्टहरूको उपस्थितिले जटिल हुन्छ जसले समानान्तरता (CPU कोर, भेक्टर निर्देशनहरू, GPU, आदि), विभिन्न निर्देशन सेटहरू र विभिन्न मेमोरी पदानुक्रमहरू प्राप्त गर्न विभिन्न मोडेलहरू प्रयोग गर्दछ। प्रत्येक प्रणालीले यी घटकहरूको आफ्नै संयोजन प्रयोग गर्दछ। HPVM परियोजनाको मुख्य विचार भनेको कम्पाइल गर्दा समानान्तर-कार्यान्वयन गरिएका कार्यक्रमहरूको एकीकृत प्रतिनिधित्व प्रयोग गर्नु हो, जुन समानान्तर कम्प्युटिङलाई समर्थन गर्ने विभिन्न प्रकारका हार्डवेयरहरूको लागि प्रयोग गर्न सकिन्छ, जसमा GPUs, भेक्टर निर्देशनहरू, मल्टि-कोर प्रोसेसरहरू, FPGAs र विभिन्न विशेष गतिवर्धक चिप्स।

अन्य प्रणालीहरूको विपरीत, HPVM ले विषम कम्प्युटिङ व्यवस्थित गर्न तीन क्षमताहरू संयोजन गर्ने प्रयास गर्यो - एक प्रोग्रामिङ भाषा र हार्डवेयर-स्वतन्त्र मध्यवर्ती प्रतिनिधित्व (IR), भर्चुअल निर्देशन सेट आर्किटेक्चर (V-ISA) र रनटाइम समय तालिका:

• HPVM मध्यवर्ती प्रतिनिधित्वले कार्य, डेटा, र पाइपलाइन स्तरहरूमा समानान्तरता क्याप्चर गर्न पदानुक्रमित डेटा प्रवाह ग्राफ प्रयोग गरेर निर्देशनहरूको LLVM मध्यवर्ती प्रतिनिधित्व विस्तार गर्दछ। HPVM मध्यवर्ती प्रतिनिधित्वले भेक्टर निर्देशनहरू र साझा मेमोरी पनि समावेश गर्दछ। मध्यवर्ती प्रतिनिधित्व प्रयोग गर्ने मुख्य उद्देश्य कुशल कोड उत्पादन र विषम प्रणालीहरूको लागि अनुकूलन हो।
• भर्चुअल इन्स्ट्रक्शन सेट आर्किटेक्चर (V-ISA) ले निम्न-स्तर हार्डवेयर सुविधाहरूको सार बनाउँछ र आधारभूत समानान्तर मोडेल-डेटा प्रवाह ग्राफ प्रयोग गरेर विभिन्न प्रकारका समानान्तर र मेमोरी आर्किटेक्चरहरूलाई एकीकृत गर्छ। V-ISA ले तपाईंलाई समानान्तर कम्प्युटिङका ​​लागि विभिन्न प्रकारका उपकरणहरू बीच पोर्टेबिलिटी प्राप्त गर्न अनुमति दिन्छ र विषम प्रणालीका विभिन्न तत्वहरू प्रयोग गर्दा कार्यसम्पादन गुमाउन नदिन सम्भव बनाउँछ। भर्चुअल ISA लाई विश्वव्यापी कार्यान्वयन योग्य प्रोग्राम कोड डेलिभर गर्न पनि प्रयोग गर्न सकिन्छ जुन CPUs, GPUs, FPGAs, र विभिन्न गतिवर्धकहरू प्रयोग गरेर चलाउन सकिन्छ।
• कम्प्युटेशनल प्रक्रियाको लागि लचिलो समय निर्धारण नीतिहरू रनटाइममा लागू हुन्छन् र कार्यक्रम (ग्राफ संरचना) बारे जानकारीको आधारमा र प्रणालीमा उपलब्ध कुनै पनि लक्ष्य कम्प्युटिङ उपकरणहरूमा कार्यान्वयनको लागि व्यक्तिगत कार्यक्रम नोडहरूको संकलन मार्फत लागू गरिन्छ।

परियोजना द्वारा विकसित कोड जेनेरेटरहरू NVIDIA GPUs (cuDNN र OpenCL), Intel AVX भेक्टर निर्देशनहरू, FPGAs र बहु-कोर x86 CPUs प्रयोग गरी कार्यान्वयनको लागि भर्चुअल ISA प्रयोग गरी परिभाषित अनुप्रयोग नोडहरू अनुवाद गर्न सक्षम छन्। यो नोट गरिएको छ कि HPVM अनुवादकहरूको कार्यसम्पादन GPU र भेक्टर कम्प्युटिङ उपकरणहरूको लागि हातले लेखिएको OpenCL कोडसँग तुलना गर्न सकिन्छ।

HPVM 2.0 को प्रमुख आविष्कारहरू:

• एक Hetero-C++ भाषा फ्रन्टएन्ड प्रस्ताव गरिएको छ, जसले HPVM मा संकलनको लागि C/C++ मा अनुप्रयोग कोडको समानान्तरीकरणलाई सरल बनाउँछ। Hetero-C++ ले HPVM थ्रेड ग्राफहरूमा नक्सा गर्ने डेटा-स्तर समानान्तर र श्रेणीबद्ध कार्यहरूको लागि विस्तारहरू परिभाषित गर्दछ।
• Intel FPGAs मा कोड कार्यान्वयनको लागि समर्थन प्रदान गर्न FPGA ब्याकइन्ड थपिएको छ। कार्यान्वयन व्यवस्थित गर्न, OpenCL को लागि Intel FPGA SDK प्रयोग गरिन्छ।
• DSE (डिजाइन स्पेस एक्सप्लोरेसन) फ्रेमवर्क थपिएको छ, जसमा कम्पाइलर अप्टिमाइजेसनहरू र दिइएको हार्डवेयर प्लेटफर्मको लागि स्वचालित रूपमा ट्युनिङ अनुप्रयोगहरूको लागि बाधाहरू पहिचान गर्नका लागि संयन्त्रहरू समावेश छन्। फ्रेमवर्कले Intel बाट FPGAs को लागि तयार-निर्मित प्रदर्शन मोडेल समावेश गर्दछ र HPVM द्वारा समर्थित कुनै पनि उपकरणहरूको लागि अनुकूलनको लागि तपाइँको आफ्नै प्रोसेसरहरू जडान गर्न सम्भव बनाउँछ। HPVM र LLVM डाटाफ्लो ग्राफ स्तरहरूमा अनुकूलनहरू लागू गर्न सकिन्छ।
• LLVM कम्पोनेन्टहरू संस्करण 13.0 मा अद्यावधिक गरिएको छ।
• कोड आधार, पुस्तकालयहरू, र उपयोगिताहरू नेभिगेट गर्न सजिलो बनाउन कोडलाई पुन: संगठित गरिएको छ।
• परीक्षण पूर्वाधार सुधार गरिएको छ, विभिन्न HPVM घटकहरूको लागि नयाँ परीक्षणहरू थपिएका छन्।

स्रोत: opennet.ru