GCC मा संकलन प्रक्रियाको समानान्तरीकरणको लागि समर्थन थप्ने परियोजना

अनुसन्धान परियोजना को एक भाग को रूप मा समानान्तर GCC GCC मा एउटा सुविधा थप्न काम सुरु भएको छ जसले संकलन प्रक्रियालाई धेरै समानान्तर थ्रेडहरूमा विभाजन गर्न अनुमति दिन्छ। हाल, बहु-कोर प्रणालीहरूमा निर्माण गति सुधार गर्न, मेक उपयोगिताले अलग-अलग कम्पाइलर प्रक्रियाहरूको सुरुवात प्रयोग गर्दछ, जसमध्ये प्रत्येकले छुट्टै कोड फाइल बनाउँछ। नयाँ परियोजनाले कम्पाइलर स्तरमा समानान्तर प्रदान गर्न प्रयोग गरिरहेको छ, जसले बहु-कोर प्रणालीहरूमा सम्भावित रूपमा प्रदर्शन सुधार गर्नेछ।

परीक्षणको लागि तयार GCC को एक अलग समानान्तर शाखा, जसले थ्रेडहरूको संख्या सेट गर्न नयाँ प्यारामिटर "—param=num-threads=N" प्रदान गर्दछ। प्रारम्भिक चरणमा, हामीले अन्तरप्रक्रियात्मक अनुकूलनहरूको स्थानान्तरणलाई अलग-अलग थ्रेडहरूमा लागू गर्यौं, जसलाई प्रत्येक प्रकार्यको लागि चक्रीय रूपमा भनिन्छ र सजिलैसँग समानान्तर गर्न सकिन्छ। हार्डवेयर-स्वतन्त्र अप्टिमाइजेसनहरूको लागि जिम्मेवार GIMPLE सञ्चालनहरू जसले एकअर्कासँग कार्यहरूको अन्तरक्रियाको मूल्याङ्कन गर्दछ अलग-अलग थ्रेडहरूमा राखिएको छ।

अर्को चरणमा, हार्डवेयर प्लेटफर्मका विशेषताहरूलाई ध्यानमा राख्दै अन्तरप्रक्रियात्मक RTL अप्टिमाइजेसनहरूलाई अलग-अलग थ्रेडहरूमा सार्न पनि योजना बनाइएको छ। त्यस पछि, हामी कलको विशिष्टतालाई ध्यान नदिई, प्रकार्य भित्रको कोडमा लागू गरिएको इन्ट्राप्रोसेजरल अप्टिमाइजेसन (IPA) को समानान्तरीकरण लागू गर्ने योजना बनाउँछौं। अहिलेको लागि सीमित लिंक भनेको फोहोर सङ्कलनकर्ता हो, जसले बहु-थ्रेडेड मोडमा चलिरहेको बेला फोहोर सङ्कलन कार्यहरू असक्षम गर्ने विश्वव्यापी लक थपेको छ (भविष्यमा फोहोर सङ्कलनकर्ता GCC को बहु-थ्रेडेड कार्यान्वयनको लागि अनुकूलित हुनेछ)।

कार्यसम्पादनमा भएका परिवर्तनहरूको मूल्याङ्कन गर्न, gimple-match.c फाइललाई एसेम्बल गर्ने एउटा परीक्षण सुइट तयार गरिएको छ, जसमा 100 हजार भन्दा बढी कोड र 1700 प्रकार्यहरू समावेश छन्। 5 भौतिक कोर र 8250 भर्चुअल (हाइपरथ्रेडिङ) भएको Intel Core i4-8U CPU भएको प्रणालीमा परीक्षणहरूले 7 थ्रेडहरू चलाउँदा 4 देखि 2 सेकेन्डमा र 3 चलाउँदा 4 सेकेन्डमा Intra Procedural GIMPLE अप्टिमाइजेसनको कार्यान्वयन समय घटेको देखाएको छ। थ्रेडहरू, अर्थात् विचाराधीन विधानसभा चरणको गतिमा क्रमशः 1.72 र 2.52 गुणाले वृद्धि भएको थियो। परीक्षणहरूले पनि हाइपरथ्रेडिङको साथ भर्चुअल कोर प्रयोग गर्दा कार्यसम्पादनमा वृद्धि नहुने देखाएको छ।

समग्र निर्माण समय लगभग 10% ले घटाइएको थियो, तर पूर्वानुमान अनुसार, समानान्तर RTL अनुकूलनले थप ठोस परिणामहरू प्राप्त गर्न अनुमति दिनेछ, किनकि यस चरणले संकलनको क्रममा धेरै समय लिन्छ। लगभग RTL समानान्तर पछि, कुल विधानसभा समय 1.61 पटक घटाइनेछ। यस पछि, IPA अनुकूलनहरू समानान्तर गरेर निर्माण समयलाई अर्को 5-10% कम गर्न सम्भव हुनेछ।

स्रोत: opennet.ru