Samsung मा, प्रत्येक न्यानोमिटरले गणना गर्छ: 7 nm पछि त्यहाँ 6-, 5-, 4- र 3-nm प्राविधिक प्रक्रियाहरू हुनेछन्।

आज सैमसंग इलेक्ट्रोनिक्स रिपोर्ट गरियो अर्धचालकहरूको उत्पादनको लागि प्राविधिक प्रक्रियाहरूको विकासको लागि योजनाहरू बारे। कम्पनीले पेटेन्ट गरिएको MBCFET ट्रान्जिस्टरहरूमा आधारित प्रयोगात्मक 3-nm चिपहरूको डिजिटल परियोजनाहरू सिर्जना गर्नुलाई मुख्य वर्तमान उपलब्धि मान्दछ। यी ठाडो FET गेटहरू (मल्टी-ब्रिज-च्यानल FET) मा बहु तेर्सो नानोपेज च्यानलहरू भएका ट्रान्जिस्टरहरू हुन्।

IBM सँगको गठबन्धनको एक भागको रूपमा, Samsung ले गेटहरू (GAA वा Gate-All-Around) ले घेरिएको च्यानलहरू भएका ट्रान्जिस्टरहरूको उत्पादनको लागि अलि फरक प्रविधिको विकास गर्‍यो। च्यानलहरू नानोवायरको रूपमा पातलो बनाउनु पर्ने थियो। पछि, सैमसंग यस योजनाबाट टाढा सर्यो र न्यानोपेजको रूपमा च्यानलहरू सहित एक ट्रान्जिस्टर संरचना पेटेन्ट गर्यो। यो संरचनाले तपाइँलाई पृष्ठहरूको संख्या (च्यानलहरू) दुवै हेरफेर गरेर र पृष्ठहरूको चौडाइ समायोजन गरेर ट्रान्जिस्टरहरूको विशेषताहरू नियन्त्रण गर्न अनुमति दिन्छ। शास्त्रीय FET प्रविधिको लागि, यस्तो चाल असम्भव छ। FinFET ट्रान्जिस्टरको शक्ति बढाउनको लागि, सब्सट्रेटमा FET फिनहरूको संख्या गुणा गर्न आवश्यक छ, र यसका लागि क्षेत्र चाहिन्छ। MBCFET ट्रान्जिस्टरको विशेषताहरू एक भौतिक गेट भित्र परिवर्तन गर्न सकिन्छ, जसको लागि तपाईंले च्यानलहरूको चौडाइ र तिनीहरूको संख्या सेट गर्न आवश्यक छ।

GAA प्रक्रिया प्रयोग गरेर उत्पादनको लागि प्रोटोटाइप चिपको डिजिटल डिजाइन (ट्याप आउट) को उपलब्धताले सैमसंगलाई MBCFET ट्रान्जिस्टरहरूको क्षमताहरूको सीमा निर्धारण गर्न अनुमति दियो। यो मनमा जन्मनु पर्छ कि यो अझै पनि कम्प्युटर मोडलिङ डाटा हो र नयाँ प्राविधिक प्रक्रिया मात्र यो ठूलो उत्पादन मा शुरू भएपछि अन्तमा न्याय गर्न सकिन्छ। यद्यपि, त्यहाँ एक सुरूवात बिन्दु छ। कम्पनीले भन्यो कि 7nm प्रक्रिया (स्पष्ट रूपमा पहिलो पुस्ता) बाट GAA प्रक्रियामा संक्रमणले डाइ एरियामा 45% कमी र खपतमा 50% कमी प्रदान गर्नेछ। यदि तपाईंले उपभोगमा बचत गर्नुभएन भने, उत्पादकता 35% ले बढ्न सक्छ। पहिले, सैमसंगले 3nm प्रक्रियामा सर्दा बचत र उत्पादकता लाभहरू देखेको थियो सूचीबद्ध अल्पविराम द्वारा विभाजित। यो या त एक वा अर्को थियो बाहिर भयो।

कम्पनीले स्वतन्त्र चिप विकासकर्ताहरू र फेबलेस कम्पनीहरूका लागि सार्वजनिक क्लाउड प्लेटफर्मको तयारीलाई 3nm प्रक्रिया प्रविधिलाई लोकप्रिय बनाउन महत्त्वपूर्ण बिन्दु मान्दछ। सैमसंगले विकास वातावरण, परियोजना प्रमाणीकरण र उत्पादन सर्भरहरूमा पुस्तकालयहरू लुकाएन। SAFE (Samsung Advanced Foundry Ecosystem Cloud) प्लेटफर्म संसारभरका डिजाइनरहरूका लागि उपलब्ध हुनेछ। SAFE क्लाउड प्लेटफर्म Amazon Web Services (AWS) र Microsoft Azure जस्ता प्रमुख सार्वजनिक क्लाउड सेवाहरूको सहभागितामा सिर्जना गरिएको हो। Cadence र Synopsys बाट डिजाइन प्रणालीहरूको विकासकर्ताहरूले तिनीहरूको डिजाइन उपकरणहरू SAFE भित्र प्रदान गरे। यसले सैमसंग प्रक्रियाहरूको लागि नयाँ समाधानहरू सिर्जना गर्न सजिलो र सस्तो बनाउने वाचा गर्दछ।

सैमसंगको 3nm प्रक्रिया प्रविधिमा फर्केर, कम्पनीले यसको चिप विकास प्याकेजको पहिलो संस्करण प्रस्तुत गर्‍यो - 3nm GAE PDK संस्करण ०.१। यसको मद्दतले, तपाईं आज 0.1nm समाधानहरू डिजाइन गर्न सुरु गर्न सक्नुहुन्छ, वा कम्तिमा यो सैमसंग प्रक्रिया पूरा गर्न तयार छ जब यो व्यापक हुन्छ।

सामसुङले निम्नानुसार आफ्नो भावी योजनाहरू घोषणा गर्दछ। यस वर्षको दोस्रो आधामा, 6nm प्रक्रिया प्रयोग गरेर चिप्सको ठूलो उत्पादन सुरु हुनेछ। एकै समयमा, 4nm प्रक्रिया प्रविधिको विकास पूरा हुनेछ। 5nm प्रक्रिया प्रयोग गरी पहिलो Samsung उत्पादनहरूको विकास यस पतनमा पूरा हुनेछ, अर्को वर्षको पहिलो आधामा उत्पादन सुरु हुनेछ। साथै, यस वर्षको अन्त्यसम्ममा, सैमसंगले 18FDS प्रक्रिया प्रविधि (FD-SOI वेफर्समा 18 nm) र 1-Gbit eMRAM चिप्सको विकास पूरा गर्नेछ। 7 nm देखि 3 nm सम्मको प्रक्रिया टेक्नोलोजीहरूले EUV स्क्यानरहरू बढ्दो तीव्रताका साथ प्रयोग गर्नेछ, प्रत्येक न्यानोमिटर गणना गर्दछ। तलको बाटोमा, प्रत्येक पाइला लडाई संग लिनेछ।

स्रोत: 3dnews.ru