वेस्टर्न डिजिटल र तोशिबाले फ्ल्यास मेमोरी प्रस्ताव गरेको छ जसले प्रति सेल पाँच बिट डाटा लेख्छ

एक कदम अगाडि, दुई कदम पछाडि। यदि प्रत्येकमा 16 बिट्स लेखिएको NAND फ्ल्यास सेलको बारेमा तपाईं केवल सपना देख्न सक्नुहुन्छ, त्यसोभए हामी सेलमा पाँच बिट्स लेख्ने बारे कुरा गर्न सक्छौं र गर्नुपर्छ। अनि भन्छन्। फ्ल्यास मेमोरी शिखर सम्मेलन २०१९ मा, तोशिबा प्रस्तुत NAND QLC मेमोरीको उत्पादनमा महारत हासिल गरेपछि अर्को चरणको रूपमा 5-बिट NAND PLC सेल जारी गर्ने विचार।

NAND PLC मेमोरीमा ट्रान्जिसनले NAND QLC को तुलनामा फ्ल्याश एरेहरूको क्षमतामा अर्को 25% थप्नेछ। लगभग निलो र उही पैसाको लागि, एक 256 GB SSD 320 GB मा परिणत हुनेछ। यद्यपि, फ्ल्यास मेमोरीको पहिरन प्रतिरोध, विश्वसनीयता र गतिले असर गर्नेछ। यसले उद्योग बन्द हुने सम्भावना देखिँदैन । यो केवल NAND PLC मेमोरीको साथ ड्राइभहरू ती समाधानहरूको हृदयमा हुनेछ जहाँ बारम्बार पुन: लेखन आवश्यक पर्दैन, तर पहुँच गति महत्त्वपूर्ण छ। उदाहरणका लागि, अभिलेख रेकर्डिङका लागि। उनी एउटै गेटमा खेल्छन् क्षेत्र रेकर्डिङ प्रविधि, जब संगीत, चलचित्र र डेटा को अन्य कोटिहरु लाई आफ्नो पूर्वनिर्धारित मेमोरी क्षेत्रहरु मा कडाईका साथ रेकर्ड गरिन्छ।

NAND PLC मेमोरीको अपेक्षित पहिरन प्रतिरोध 10 nm वर्ग प्रक्रिया प्रविधिको लागि 70 पुन: लेख्ने (मेटाउने) चक्रबाट 35 चक्रहरूमा घट्नेछ। 3D NAND मेमोरीको लागि, यी संख्याहरू बढी हुन सक्छन्, किनभने यसको उत्पादनले ठूलो प्राविधिक प्रक्रियाहरू प्रयोग गर्दछ। अधिक जटिल त्रुटि सुधार ब्लकहरूको सन्दर्भमा नियन्त्रकहरूलाई थप जटिल बनाएर चक्रहरूको संख्या बढाउन सकिन्छ, तर नियन्त्रकसँग पहिले नै QLC कक्षमा 16-स्तरको संकेत होइन, तर एउटा 32-स्तरको संकेत डिकोड गर्ने कार्य हुनेछ। PLC सेल।

तपाइँले यो पनि बुझ्न आवश्यक छ कि PLC सेलमा चार्ज गर्न (लेभल रेकर्डिङ) को लागी QLC सेल भन्दा कम ठाउँ हुनेछ, वा 32-स्तर रेकर्डिङको लागि सेल क्षेत्र बढाउनुपर्नेछ। यदि यो गरिएन भने, रेकर्डिङको विश्वसनीयता कम हुनेछ वा नियन्त्रक थप जटिल हुनेछ। एक शब्दमा, त्यहाँ कुरा गर्न केहि छ। यदि उद्योगले पाँच-बिट सेलको साथ मेमोरीमा स्विच गर्ने निर्णय गर्छ भने, यो २०२१ सम्म हुने छैन।

स्रोत: 3dnews.ru