In de architectuur van x86-platforms zijn er twee stromingen ontstaan die elkaar aanvullen. Volgens de ene visie moeten we ons richten op de integratie van reken- en besturingsbronnen in één chip. De tweede aanpak pleit voor het verdelen van verantwoordelijkheden: de processor is uitgerust met een krachtige bus die een schaalbaar ecosysteem voor randapparatuur vormt. Dit vormt de basis voor de topologie van de systeemlogica Intel C620 voor high-end platforms.
Het belangrijkste verschil met de vorige chipset Intel C610 ligt in de uitbreiding van de communicatieweg tussen de processor en de randapparatuur die deel uitmaakt van de PCH-chip, door het gebruik van PCIe-links naast de traditionele DMI-bus.
Laten we de innovaties van de South Bridge Intel Lewisburg nader bekijken: welke evolutionaire en revolutionaire benaderingen hebben zijn bevoegdheden in de communicatie met processors uitgebreid?
Evolutionaire veranderingen in communicatie CPU-PCH
Binnen het evolutionaire streven heeft de primaire communicatieweg tussen de CPU en de South Bridge, die de DMI (Direct Media Interface) bus is, ondersteuning gekregen voor de PCIe x4 Gen3-modus met een doorvoersnelheid van 8,0 GT/S. Voorheen, in de Intel C610 PCH, werd de communicatie tussen de processor en de systeemlogica uitgevoerd in de PCIe x4 Gen 2-modus met een doorvoersnelheid van 5,0 GT/S.
Vergelijking van de functionaliteiten van de systeemlogica Intel C610 en C620
Opmerking: deze subsysteem is aanzienlijk conservatiever dan de ingebouwde PCIe-poorten van de processor, die meestal worden gebruikt voor het aansluiten van GPU's en NVMe-opslag, waar al geruime tijd PCIe 3.0 wordt toegepast en de overgang naar PCI Express Gen4 is gepland.
Revolutionaire veranderingen in communicatie CPU-PCH
De revolutionaire veranderingen omvatten de toevoeging van nieuwe PCIe-kanalen voor communicatie CPU-PCH, die Additional Uplinks worden genoemd. Fysiek zijn dit twee PCI Express-poorten die werken in de PCIe x8 Gen3- en PCIe x16 Gen3-modi, beide met 8,0 GT/S.
Voor de interactie tussen de CPU en Intel C620 PCH worden 3 bussen gebruikt: DMI en twee PCI Express-poorten
Waarom was een herziening van de bestaande communicatopologie met Intel C620 nodig? Ten eerste kan de PCH tot 4x 10GbE-netwerkcontrollers met RDMA-functionaliteit integreren. Ten tweede is de snelle en nieuwe generatie coprocessoren, Intel QuickAssist Technology (QAT), verantwoordelijk voor de encryptie van netwerkverkeer en het uitwisselen met het opslag subsysteem, met hardwarematige ondersteuning voor compressie en encryptie. En tot slot: "de motor van innovatie" — , die alleen beschikbaar zal zijn voor OEM-fabrikanten.
Schaalbaarheid en flexibiliteit
Een belangrijk kenmerk is de mogelijkheid om niet alleen de topologie van de PCH-verbinding te kiezen, maar ook de prioriteiten van interne chipresources in de toegang tot hoge snelheidsverbindingen met de centrale processor(en). Bovendien wordt in de speciale EPO (EndPoint Only Mode) de PCH aangesloten in de status van een gewoon PCI Express-apparaat, dat 10 GbE-resources en Intel QAT bevat. In dit geval zijn de klassieke DMI-interface en een aantal Legacy-subsystemen, weergegeven in zwart op het diagram, uitgeschakeld.
De interne architectuur van de Intel C620 PCH
Theoretisch maakt dit het mogelijk om meer dan één Intel C620 PCH-chip in het systeem te gebruiken, waardoor de functionaliteit van 10 GbE en Intel QAT kan worden opgeschaald volgens de prestatienormen. Legacy-functies, die slechts in één exemplaar nodig zijn, kunnen alleen bij een van de geïnstalleerde PCH-chips worden ingeschakeld.
De uiteindelijke beslissing in het ontwerp zal dus toekomen aan de platformontwikkelaar, die handelt op basis van zowel technologische als marketingfactoren in overeenstemming met de positionering van elk specifiek product.
Bron: habr.com
