In het licht van de naderende grenzen in de productie van chips, die voortkomen uit de onmogelijkheid om de schaal van de technologie verder te verlagen, komt multi-chip verpakking van kristallen op de voorgrond. De prestaties van de processors van de toekomst zullen worden gemeten aan de hand van de complexiteit, of beter gezegd, de samenhang van de oplossingen. Hoe meer functies er op een kleine chip van de processor worden toegewezen, des te krachtiger en efficiƫnter het hele platform zal zijn. De processor zelf zal een platform zijn dat bestaat uit verschillende heterogene kristallen, verbonden door een snelle bus, die qua snelheid en verbruik niet minder zal zijn dan die van ƩƩn monolithische kristal. Met andere woorden, de processor zal zowel het moederbord als de uitbreidingskaarten omvatten, waaronder geheugen, randapparatuur en meer.
Het bedrijf Intel heeft al de implementatie van twee eigen technologieĆ«n gedemonstreerd voor de ruimtelijke verpakking van heterogene kristallen in Ć©Ć©n behuizing. Dit zijn de technologieĆ«n EMIB en . De eerste bestaat uit ingebouwde interfaces in de 'montage'-substraat voor horizontale configuratie van kristallen, terwijl de tweede een driedimensionale of gestapelde configuratie van kristallen is met behulp van, onder andere, doorlopende verticale metallisatiekanalen (TSVs). Met de EMIB-technologie produceert het bedrijf FPGA's van de Stratix X-generatie en hybride Kaby Lake G-processoren, en de Foveros-technologie zal worden geĆÆmplementeerd in commerciĆ«le producten in de tweede helft van het huidige jaar. Bijvoorbeeld, met deze technologie zullen laptopprocessoren van Lakefield worden geproduceerd.
Zonder twijfel zal Intel hier niet stopzetten en actief blijven werken aan de ontwikkeling van technologieƫn voor progressieve kristalverpakking. Concurrenten doen hetzelfde. Zowel als Samsung ontwikkelen technologieƫn voor de ruimtelijke configuratie van kristallen (chiplets) en zijn van plan om verdere nieuwe mogelijkheden naar zich toe te trekken.
Onlangs toonde Intel opnieuw , dat hun technologieƫn voor multi-chip packaging zich in een goed tempo ontwikkelen. Tijdens het evenement werden drie technologieƫn gepresenteerd waarvan de implementatie binnenkort zal plaatsvinden. Het moet gezegd worden dat al deze drie technologieƫn geen industrieel standaard zullen worden. Alle ontwikkelingen houdt Intel voor zichzelf en zal deze alleen aan klanten voor contractproductie beschikbaar stellen.
De eerste van de drie nieuwe technologieƫn voor ruimte-efficientie van chiplets is Co-EMIB. Dit is een combinatie van de goedkope EMIB-interfacebruggen met Foveros-chiplets. De multi-chip gestapelde structuren van Foveros kunnen worden verbonden met horizontale EMIB-links in complexe systemen, zonder dat dit afbreuk doet aan de bandbreedte of de prestaties. Intel beweert dat de latentie en bandbreedte van alle multi-tier interfaces niet slechter zullen zijn dan die van een monolithische chip. In feite zal de algehele prestatie en energie-efficiƫntie van de oplossing en interfaces zelfs hoger zijn dan bij een monolithische oplossing dankzij de maximale densiteit van heterogene chips.
De Co-EMIB-technologie kan voor het eerst worden toegepast voor de productie van hybride processoren door Intel voor de supercomputer Aurora, die naar verwachting eind 2021 zal worden geleverd (een gezamenlijk project van Intel en Cray). Een prototype van de processor werd getoond op SEMICON West als een stapel van 18 kleine chips op Ć©Ć©n grote chip (Foveros), waarvan een paar horizontaal verbonden waren door een EMIB-verbinding.
De tweede van de drie nieuwe technologieƫn voor ruimte-efficientie van chips van Intel heet Omni-Directional Interconnect (ODI). Deze technologie houdt in feite in dat EMIB- en Foveros-interfaces worden gebruikt voor zowel horizontale als verticale elektrische verbindingen tussen chips. De beslissing om ODI als afzonderlijk punt te benadrukken, is gedicteerd door het feit dat het bedrijf de voeding van chiplets in de stapel heeft gerealiseerd via verticale TSV-verbindingen. Deze aanpak zal het mogelijk maken de voeding efficiƫnt te verdelen. Daarbij is de weerstand van de 70-micron TSV-kanalen voor voeding aanzienlijk verlaagd, wat het aantal benodigde kanalen voor voedingsaansluitingen vermindert en ruimte op de chip vrijmaakt voor transistors (bijvoorbeeld).
Ten slotte noemde Intel de derde technologie voor ruimtelijke verpakking de MDIO-kristal-kristalinterface. Dit is een Advanced Interface Bus (AIB) als fysiek niveau voor interkristal signaaluitwisseling. Strikt genomen is dit de tweede generatie AIB-bus, die Intel ontwikkelt in opdracht van DARPA. De eerste generatie AIB werd in 2017 gepresenteerd met de mogelijkheid om gegevens met een snelheid van 2 Gbit/s per contact te verzenden. De MDIO-bus zal een uitwisseling op een snelheid van 5,4 Gbit/s mogelijk maken. Deze link zal concurreren met de TSMC LIPINCON-bus. De snelheid van de LIPINCON is hoger - 8 Gbit/s, maar Intel's MDIO heeft een hogere dichtheid van GByte/s per millimeter: 200 tegenover 67, waardoor Intel stelt dat hun ontwikkeling niet onderdoet voor die van de concurrent.
Bron: 3dnews.ru
