Weinig mensen weten dat de ARC-processorarchitectuur een van de meest voorkomende architecturen is, naast ARM, MIPS en x86. Ontwikkeld in de jaren 80, wordt de ARC-architectuur toegepast in verschillende microcontrollers voor een breed scala aan hoogtechnologische producten, en elk jaar worden er ongeveer apparaten geproduceerd.
Onlangs heeft het bedrijf Synopsys een nieuwe generatie van 32- en 64-bits ARC-processorcores aangekondigd, die een driemaal hogere prestaties beloofden in vergelijking met hun voorgangers en het mogelijk maken om system-on-chip's met 12 cores te bouwen. Hierdoor kunnen de nieuwe cores Synopsys concurrentie bieden met ARM op verschillende nieuwe gebieden.
«Ingebedde toepassingen zoals controllers voor solid-state drives of netwerkapparatuur worden steeds complexer, wat een aanzienlijke verhoging van de prestaties vereist bij beperkte energieconsumptie en grootte», zei John Koeter, senior vice president van marketing en strategie op het gebied van intellectuele eigendommen bij Synopsys. «Met de lancering van de nieuwe ARCv3-architectuur en de ARC HS5x en HS6x cores, kunnen ontwikkelaars voldoen aan de groeiende prestatie-eisen van hun SoC's, zowel nu als in de toekomst».
De nieuwe families van Synopsys DesignWare ARC-processoren omvatten 32-bits cores en 64-bits cores . De recent aangekondigde processors zijn bedoeld voor een breed scala aan toepassingen, zoals controllers voor solid-state drives (SSD's), netwerkcontrollers, autonome voertuigsystemen, infotainmentsystemen voor auto's en nog veel meer. Gezien de groeiende eisen aan het geheugen, zullen de 64-bits ARC HD6x systemen kunnen creëren met 4,5 PB DRAM, terwijl systemen op basis van ARC HD5x beperkt zullen zijn tot kleinere hoeveelheden. De werkelijke hoeveelheden ondersteund RAM zullen echter meer bepaald worden door het gebruikte besturingssysteem, terwijl de zichtbare voordelen van 64-bits CPU's bredere pipelines en een grotere registerfile zijn.
Wat betreft de architecturen DesignWare ARC HS5x en DesignWare ARC HS6x, ondersteunen ze de ARCv3-instructie set, die kan worden uitgebreid met APEX-instructies (ARC Processor EXtensions), als een van de klanten iets specifieks nodig heeft. Bovendien is de ARC HS57D uitgerust met een digitale signaalprocessor ARCv3DSP met ondersteuning voor 150 instructies. De nieuwe kernen hebben een diepte van de pijpleiding van 10 stappen, kunnen twee instructies per klokcyclus uitvoeren en zijn uitgerust met een 128-bits floating-point rekengedeelte. Daarnaast ondersteunen de meest geavanceerde versies van de kernen een tweede-niveau cache (L2) van maximaal 16 MB.
Als we het hebben over prestaties, dan verklaart Synopsys 3 DMIPS per MHz in gehele getallen berekeningen, en 5,1 CoreMark per MHz, wat vrij goed is voor minieme kernen met een minimaal energieverbruik. Zo is 3 DMIPS per MHz hoger dan die van vrij krachtige processors. , terwijl 5,1 CoreMark per MHz hoger is dan die van elke
De processor kernen Synopsys DesignWare ARC HS5x en HS6x | |||||
| HS5x | HS6x | ||||
| HS56 | HS57D | HS58 | HS66 | HS68 | |
| Instructieset | ARCv3 | ||||
| APEX-instructies | Wordt ondersteund | ||||
| Bitdiepte | 32-bits | 64-bits | |||
| Instructies per klokcyclus | 2 | ||||
| Pijplijndiepte | 10 stappen | ||||
| DSP | — | ARCv3DSP 150 instructies | — | — | — |
| Nauwkeurigheid FPU | FP16, FP32, FP64 | ||||
| Processorcluster | 12 cores | ||||
| Versnellers per cluster | 16 versnellers | ||||
| L1 | Instructiecache + gegevenscache | ||||
| L2 | — | — | 16 MB | — | 16 MB |
| Maximale geheugengrootte | 64 GB (afhankelijk van het besturingssysteem) | 4,5 Petabyte | |||
| Frequentie (op t/p 16FFC) | 1,8 GHz | ||||
| DMIPS | 5400 DMIPS per kern / 3 DMIPS per MHz | ||||
| CoreMark | 9180 CoreMark per kern / 5,1 CoreMark per MHz | ||||
Een van de belangrijkste kenmerken van de nieuwe DesignWare ARC HS5x en DesignWare ARC HS6x serie is de mogelijkheid om systemen-op-een-chip (system-on-chip, SoC) te creëren met 12 algemene processor kernen en 16 gespecialiseerde versnellers. Elke kern / versneller in zo'n processor werkt op zijn eigen klokfrequentie en gebruikt zijn eigen voedingssysteem om de energie-efficiëntie te maximaliseren. Naast de nieuwe kernen biedt Synopsys ook een interne cache-coherente verbinding met een datasnelheid van 800 GB/s.
Soortgelijke SoC's gebaseerd op de ARC-architectuur zijn momenteel niet veelvoorkomend, maar gezien de veelbelovende processoren voor autonoom rijden, gegevensopslag, datastromenbeheer, multicores en verschillende versnelde systemen zullen ze zeer welkom zijn. Dit geeft Synopsys de mogelijkheid om te concurreren met ARM-kernen voor SoC's voor de genoemde toepassingen, wat tot nu toe niet is gebeurd. Producent van solid state drives Starblaze heeft al interesse getoond in de DesignWare ARC HS5x en DesignWare ARC HS6x kernen.
«Ontwikkelaars van hoogpresterende embedded oplossingen staan voortdurend voor nieuwe uitdagingen in het bereiken van hoge prestaties bij het gebruik van grote hoeveelheden geheugen, naast beperkingen op het gebied van energieverbruik en omvang», zei Bruce Cheng, chief scientist bij Starblaze. «De mogelijkheden van de nieuwe 32-bits ARC HS5x en 64-bits HS6x processoren van Synopsys op het gebied van multicores stellen ons in staat om een nieuw niveau van energie-efficiëntie te bereiken, dat niet wordt geboden door andere processoren die momenteel op de markt zijn.»
Synopsys zal beginnen met het aanbieden van de ARC HS56, HS57D, HS58, HS66, HS68 kernen, evenals hun multiprocessor versies HS56MP, HS57DMP, HS58MP, HS66MP, HS68MP, met ingang van het derde kwartaal van 2020. Daarnaast zal het bedrijf het ARC MetaWare Development Toolkit aanbieden voor het creëren van chips op basis van deze kernen, evenals een simulator en een verifier voor de functionaliteit van de SoC vóór de implementatie in silicium. Wat betreft de ondersteuning vanuit besturingssystemen, zullen de nieuwe kernen compatibel zijn met verschillende Linux-distributies, Zephyr, en diverse proprietary OS'en.
Bron: 3dnews.ru
