In de architectuur van x86-platforms zijn twee trends naar voren gekomen die elkaar aanvullen. Volgens één versie moeten we evolueren naar het integreren van computer- en besturingsbronnen in één chip. De tweede benadering bevordert de verdeling van verantwoordelijkheden: de processor is uitgerust met een krachtige bus die een perifeer schaalbaar ecosysteem vormt. Het vormt de basis van de Intel C620-systeemlogicatopologie voor platforms op hoog niveau.
Het fundamentele verschil met de vorige Intel C610-chipset is de uitbreiding van het communicatiekanaal tussen de processor en de randapparatuur in de PCH-chip door het gebruik van PCIe-koppelingen samen met de traditionele DMI-bus.
Laten we de innovaties van de Intel Lewisburg-zuidbrug eens nader bekijken: welke evolutionaire en revolutionaire benaderingen hebben zijn mogelijkheden in de communicatie met processors vergroot?
Evolutionaire veranderingen in CPU-PCH-communicatie
Als onderdeel van de evolutionaire aanpak kreeg het belangrijkste communicatiekanaal tussen de CPU en de South Bridge, namelijk de DMI-bus (Direct Media Interface), ondersteuning voor de PCIe x4 Gen3-modus met een prestatie van 8.0 GT/S. Voorheen werd in de Intel C610 PCH de communicatie tussen de processor en de systeemlogica uitgevoerd in PCIe x4 Gen 2-modus met een bandbreedte van 5.0 GT/S.
Vergelijking van systeemlogische functionaliteit van Intel C610 en C620
Merk op dat dit subsysteem veel conservatiever is dan de ingebouwde PCIe-poorten van de processor, die meestal worden gebruikt om GPU's en NVMe-schijven aan te sluiten, waar PCIe 3.0 al lange tijd wordt gebruikt en de overgang naar PCI Express Gen4 gepland is.
Revolutionaire veranderingen in CPU-PCH-communicatie
Revolutionaire veranderingen zijn onder meer de toevoeging van nieuwe PCIe CPU-PCH-communicatiekanalen, genaamd Extra Uplinks. Fysiek zijn dit twee PCI Express-poorten die werken in de PCIe x8 Gen3- en PCIe x16 Gen3-modi, beide 8.0 GT/S.
Voor interactie tussen de CPU en Intel C620 PCH worden 3 bussen gebruikt: DMI en twee PCI Express-poorten
Waarom was het nodig om de bestaande communicatietopologie met de Intel C620 te herzien? Ten eerste kunnen maximaal 4x 10GbE-netwerkcontrollers met RDMA-functionaliteit in de PCH worden geïntegreerd. Ten tweede is de nieuwe en snellere generatie Intel QuickAssist Technology (QAT)-coprocessors, die hardwareondersteuning bieden voor compressie en encryptie, verantwoordelijk voor het coderen van netwerkverkeer en uitwisselingen met het opslagsubsysteem. En tot slot, de “motor van innovatie” - , die alleen beschikbaar zal zijn voor OEM's.
Масштабируемость en гибкость
Een belangrijke eigenschap is de mogelijkheid om optioneel niet alleen de PCH-verbindingstopologie te selecteren, maar ook de prioriteiten van de interne bronnen van de chip bij toegang tot hogesnelheidscommunicatiekanalen met de centrale processor (processors). Bovendien wordt in de speciale EPO (EndPoint Only Mode) de PCH-verbinding uitgevoerd in de status van een regulier PCI Express-apparaat met 10 GbE-bronnen en Intel QAT. Tegelijkertijd zijn de klassieke DMI-interface en een aantal Legacy-subsystemen, in het diagram zwart weergegeven, uitgeschakeld.
Interne architectuur van de Intel C620 PCH-chip
In theorie maakt dit het mogelijk om meer dan één Intel C620 PCH-chip in een systeem te gebruiken, waarbij 10 GbE en Intel QAT-functionaliteit worden geschaald om aan de prestatie-eisen te voldoen. Tegelijkertijd kunnen Legacy-functies die alleen in één exemplaar nodig zijn, alleen worden ingeschakeld op een van de geïnstalleerde PCH-chips.
Het laatste woord over het ontwerp zal dus toekomen aan de platformontwikkelaar, die handelt op basis van zowel technologische als marketingfactoren in overeenstemming met de positionering van elk specifiek product.
Bron: www.habr.com